 |
Open-Silicon在ARM 双核心Cortex-A9处理器达到2.2 GHz效能 (2012.11.15)
益华计算机(Cadence Design Systems, Inc.)宣布，Open-Silicon半导体设计与制造公司善用Cadence Encounter RTL-to-signoff流程的创新，在ARM 双核心Cortex-A9处理器的28奈米硬化上达到2.2 GHz效能 |
 |
电子高峰会：降低功耗噪声 EDA和ASIC有妙方 (2010.05.05)
当芯片设计从45奈米进入28/22奈米阶段，无论是芯片设计前端或后端，降低功耗和噪声的重要性，更加被ASIC和EDA厂商所重视。以往芯片封装等级的电源整合设计还是不够，现在从系统级芯片设计一开始，就要提供降低噪声的解决方案，进一步全面关照电源、传输速度、电磁干扰以及散热等芯片设计内容 |
|
三方合作 MIPS研发出新高效ASIC处理器设计 (2009.10.30)
Open-Silicon、MIPS、以及Virage Logic共同宣布，成功开发一款测试芯片，展现建置高效能处理器系统的能力。此处理器测试芯片在1.1GHz的频率速度，成功通过65奈米硅晶测试。同时，后续40奈米组件的开发也已开始进行，目标是要超过2.5GHz，并提供5000 DMIPS的效能 |
|
Open-Silicon采用MIPS核心来加速新ASIC设计上市 (2008.07.02)
数字家庭、无线通信与企业应用的相关标准架构、处理器与模拟智能财产供货商MIPS Technologies公司与无晶圆厂芯片设计公司Open-Silicon公司宣布共同合作，协助Open-Siloson更快将客制化ASIC设计成果问世，让其能为传统芯片设计商与供应链模式提供更可靠、可预测及高成本效益的选择方案 |
 |
掌握多媒体消费电子新商机 (2007.03.26)
2007年由Globalpress主办、在美国加州Monterey所举行的第五届电子高峰会已经圆满落幕。为期4天的会议当中，各家IC设计大厂决策者与技术代表，协同来自欧盟、美国与亚洲将近60名的新闻从业人员 |
硬件组装在一起，只是一堆相互无法联系的零件，零件要能相互联络、沟通与协调，才能构成整体的「系统」的基础，而BIOS便扮演这样的角色。
