帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 產品 /
新思發表VERA(R) 5.0新版
整合VERA與VCS以提高驗證效能表現

【CTIMES/SmartAuto 黃明珠報導】   2001年11月22日 星期四

瀏覽人次:【1370】

新思科技22日發表其VERA(R) 5.0 版本上市。此一最新版本的VERA已經與VCS(TM) Verilog 模擬器緊密地互相結合,以提供更快速的執行效能表現、即時存取內建之VCS涵蓋計算器 (coverage metrics)與統一的圖形環境以進行波形分析。 除了這些提高效能表現與生產力的強化功能之外,新版本的VERA同時也包含了效能分析器 (profiler),它可以協助設計工程師確認軟體效能表現之瓶頸所在,並且執行高速向量測試。

Trebia 網路科技硬體工程副總裁Wayne Koch先生表示,「我們之所以選擇新思科技的VERA 5.0版本,是因為它提供了整合性的驗證解決方法。一直以來,我們不斷地致力於生產高效能產品以促進新一代網路倉儲系統﹝Network Storage systems﹞的設計。VERA 5.0版本提供我們設計工程師更好的效能表現、更佳的全面性涵蓋功能之存取使用,與採用單一波形的除錯環境來進行設計與向量測試(testbench)上的除錯功能,因此,我們的驗證品質與生產力得以向上提昇。」

新思表示,VERA 5.0版本提供快速且具整合性的解決方案,從許多軟體功能最佳化的極至表現來看,整體的模擬效能表現有大幅提昇的趨勢,這些軟體功能最佳化包含:藉由使用VCS 的直接核心介面﹝Direct Kernel Interface - DKI﹞將VERA連結至VCS ,而非如過去傳統般,經由較慢的Verilog可編程語言介面(PLI)來執行。使用VERA5.0版本與VCS 6.0.1版本來進行模擬,與使用以前的舊版本相比較,模擬完成的速度可以提高到之前的兩倍。VCS DKI是一個很特殊的最佳化介面,因為它是直接接觸到VCS的模擬核心,而且藉由減少PLI的使用,與強化運用於實際設計當中的最佳化VCS模擬功能,總體模擬速度獲得了提昇。

關鍵字: 新思科技  EDA 
相關產品
新思科技利用全新RISC-V系列產品擴展旗下ARC處理器IP產品組合
Kneron與新思科技合作推廣低功耗AI IP解決方案
聯華電子採用新思科技IC Validator
新思科技宣佈與ARM簽署處理器模型協定
新思科技發表提供超過600個系統模型之入口網站
  相關新聞
» 豪威集團推出用於存在檢測、人臉辨識和常開功能的超小尺寸感測器
» ST推廣智慧感測器與碳化矽發展 強化於AI與能源應用價值
» ST:AI兩大挑戰在於耗能及部署便利性 兩者直接影響AI普及速度
» 慧榮獲ISO 26262 ASIL B Ready與ASPICE CL2認證 提供車用級安全儲存方案
» 默克完成收購Unity-SC 強化光電產品組合以滿足半導體產業需求
  相關文章
» SiC MOSFET:意法半導體克服產業挑戰的顛覆性技術
» STM32MP25系列MPU加速邊緣AI應用發展 開啟嵌入式智慧新時代
» STM32 MCU產品線再添新成員 STM32H7R/S與STM32U0各擅勝場
» STM32WBA系列推動物聯網發展 多協定無線連接成效率關鍵
» 開啟邊緣智能新時代 ST引領AI開發潮流

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.23.92.64
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw