美商賽靈思（Xilinx）推出Vivado設計套件2015.3版。此全新版本可讓平台和系統開發人員運用專為各種市場應用設計的隨插即用型IP子系統在更高的抽象層工作，進而大幅增加設計效率和降低開發成本。全新的IP子系統與加強功能的Vivado IP Integrator（IPI）和高階合成（HLS），可重複使用較大型的IP架構模塊及相關內容進行快速整合和驗證以大幅提升設計效率。

IP子系統整合多達80個獨立IP核心、軟體驅動程式、設計樣本及測試工具，大幅提升設計效率。

IP子系統將設計提升至全新里程

賽靈思全新LogiCORE IP子系統可高度靈活配置，其中專為各種市場應用設計的架構模塊可整合多達80個獨立IP核心、軟體驅動程式、設計樣本和測試工具。Vivado設計套件 2015.3版為乙太網路、PCIe、視訊處理功能、影像感測器處理功能和OTN開發配備了專屬的全新IP子系統。這些IP子系統皆以ARM AMBA AXI 4互連協定、IEEE P1735加密和IP- XACT等業界標準設計，因此可與賽靈思以及其策略聯盟廠商的IP互通，並加速整合作業。

賽靈思設計方法行銷部門資深總監Tom Feist表示：「這些IP子系統都可重複使用較大型的架構模塊，並可快速整合和驗證所需的內容，因此可大幅加速設計效率。全新視訊IP子系統最特別的是，它完全採用C和C++語言和Vivado高階合成來編寫程式。相較於RTL流程設計估計需二年的開發時間，設計團隊採用全新賽靈思子系統後提升六倍設計效率，內部開發僅需花了4個月的時間，而我們也預見未來新世代的產品將持續提升設計效率。此外，重複使用採用C語言的IP不僅能更容易將IP子系統從一個系列產品導入到另一系列產品，更可讓這些微架構自動重新優化，並為新一代系統需求和矽元件特性產生相關的RTL。」

可高度靈活配置的全新視訊處理IP子系統支援4K2K視訊解析度，並可全面支援VDMA、Deinterlacer、Chroma Resampler和Scalar等視訊功能。此視訊子系統亦可透過自動產生的AXI 介面和Vivado IPI與DisplayPort、HDMI和MIPI等介面輕鬆串連和同步。

賽靈思Vivado設計套件 2015.3版可讓設計人員藉由加強版的Vivado IPI 工具運用全新的IP子系統。除此之外，使用者亦可運用全新的模擬流程，以簡化IP整合和驗證作業，並可透過一鍵設定的簡易步驟，即可建置所有重要的模擬器和各種加強的控制功能。

Vivado設計套件 2015.3版現已支援Xilinx 7系列、UltraScale元件及UltraScale+ FPGAs 和MPSoC的早期支援。