（日本东京讯）东芝公司（Toshiba）宣布，该公司已根据使用小于当前主流技术功率的65奈米逻辑制程开发了快闪记忆体嵌入式制程，以及采用130奈米逻辑及类比电源制程开发了单层多晶矽非挥发性记忆体（NVM）制程。将最佳制程用于不同应用将使东芝能够扩大其在微控制器、无线通讯积体电路（IC）、马达控制驱动器和电源IC等领域的产品阵容。

东芝推出适用于电源关键型应用的超低功耗快闪记忆体嵌入式逻辑制程，以及适用于低成本应用的单层多晶矽非挥发性记忆体（NVM）嵌入式制程。

目前，物联网（IoT）市场在部分领域对低功耗有着强劲的需求，包括穿戴和医疗照护相关的设备。作为回应，东芝采用了美国超捷半导体（SST）的第三代SuperFlash电池技术，以及其自有的65奈米逻辑制程技术。该公司还拥有微调电路和制程，用于开发其超低功耗快闪记忆体嵌入式逻辑制程。采用这种制程的微控制器针对消费和工业应用推出，可将功耗降低至当前主流技术的约60%。

东芝计画于2016会计年度推出短距离无线技术—蓝牙低功耗（BLE）产品—的样品。该公司还计画将65奈米制程应用于其无线通讯IC产品系列，包括近距离无线通讯（NFC）控制器和非接触式卡。这些无线通讯IC产品系列可最佳化利用低功耗特征。除了具备低功耗优势外，该制程技术还有助于缩短开发时间，因为开发过程中应用软体能够轻松写入和重新写入快闪记忆体。

透过对提供超低功耗的设备进行工程改造，以进一步促进专门的快闪记忆体周边电路技术及逻辑和类比电路技术的开发，东芝将满足市场对低功耗应用持续成长的需求。该公司致力于以50uA/MHz操作为目标降低整个系统的功耗，以及针对物联网开发创新产品。

在关心成本是否显著降低的应用方面，东芝已开发了一种NVM嵌入式制程，这种制程将IP开发公司亿而得微电子（YMC）的单层多晶矽多次程式设计（MTP）电池应用于东芝的130奈米逻辑制程技术中。采用针对写入时间的MTP规格可改善新制程的性能，同时将光罩图案微影中增加的步数限制在三步或更少，甚至为零。

NVM和类比电路嵌在单一晶片上，可将多晶片系统通常执行的多个功能整合。此举可减少终端数量，以及实现更小型化封装。透过利用MTP来调整输出精度，东芝将扩大其在高精度极为重要的领域的产品阵容，例如电源管理IC。 130奈米非挥发性记忆体和65奈米快闪记忆体的样品出货计画分别于2015年第四季和2016年第二季启动。 （编辑部陈复霞整理）