人工智慧與高效能運算需求快速成長,全球晶片產業正加速走向 3D 堆疊與異質整合的新時代。然而,在帶來運算效能飛躍的同時,這些先進封裝技術也揭露了製造端的嚴峻挑戰。
![]()
|
小晶片(chiplet)架構已成為支撐 AI 的關鍵技術,透過記憶體與處理單元的緊密結合,它能有效縮短電路路徑並提升速度。然而,隨著晶片層數不斷增加,堆疊高度與結構複雜度亦急遽上升。這導致製程中出現多重風險:應力引發晶圓扭曲或翹曲,介電層薄膜中的裂縫與空隙造成缺陷,最終影響良率與可靠性。對於追求高密度、高效能的產業而言,這些問題是難以迴避的瓶頸。
為了解決這些挑戰,Lam Research 推出了 VECTOR TEOS 3D。這項沉積設備專為先進封裝而設計,能在晶片間沉積高達 60 微米厚度的介電薄膜,並具備延展至 100 微米的能力。此舉不僅確保了晶片堆疊結構的熱力學與機械強度,也有效防止層狀剝離等常見的封裝失效問題。
...
...
| 使用者別 | 新聞閱讀限制 | 文章閱讀限制 | 出版品優惠 |
| 一般使用者 | 10則/每30天 | 0則/每30天 | 付費下載 |
| VIP會員 | 無限制 | 25則/每30天 | 付費下載 |



