模拟芯片设计一直是芯片设计中最困难、最需要经验、也最耗时的一项工程，完全得仰赖设计工程人员本身的技术和经验，时常得使用人工手绘的方式进行电路设计，接着透过许多的量测仪器来调教测试，若有电路错误，就又得重复先前的工作流程，如此前前后后的反复来去，不但耗力，更是耗时，面对越来越快的产品上市时程，模拟芯片的设计正面临严峻的考验。有鉴于此，先进EDA工具提供商捷码科技（Magma）推出了其第二款的模拟芯片设计工具「Titan」。Titan 能整合混合讯号与数字设计，可大幅提高模拟设计师的效率和生产力。

捷码科技主席兼首席执行长Rajeev Madhavan

不同于其他的设计工具，Titan为一套全芯片级的混合信号设计、分析以及校验平台。它能将混合讯号实施方案与数字实施(digital implementation)、电路仿真(circuit simulation)、晶体管级提取(transistor-level extraction)以及校验紧密的整合为一体。加上Titan同样基于捷码的统一数据模型，因而能与捷码的Talus 数字IC实作、FineSim Pro电路仿真、QuickCap TLx晶体管级提取(transistor-level extraction)、Quartz DRC及Quartz LVS物理验证产品共同运作，让模拟和数字设计师能了解相互的工作内容，进而增进彼此的合作效率。

捷码科技主席兼首席执行长Rajeev Madhavan表示，目前模拟设计与数字工作是完全分开的。他指出，模拟芯片设计有很大一部分是必须依规格订做，而且过程中需要用很传统的手绘方式进行，若设计完成后发现有错误，便必须再重头来过先前的程序，相当耗时又易错，若日后想要变更设计或者移至其他晶圆代工厂，时常都需要再从头开始进行电路重新实施。

Madhavan表示，过去模拟设计最大的问题就是没有办法做到「IP reuse」和「Design reuse」，导致设计时程相当冗长，一个完整的模拟设计流程时约要耗费9~12个月，非常不符合目前的市场需求。而Titan平台提供自动化的芯片完工修整功能，能将混合讯号平面电路图与Talus的布线功能整合，将可以大幅缩短开发的时间。加上Titan支持多计算机多CPU的运算方式，处理大型的电路设计也具有极佳的效率。以一个含有800百万个晶体管的设计为例，全芯片的展开只要4分钟，重新规划电路只要8秒钟，较其他对手快10倍~50倍左右。

Madhavan表示，Titan是目前市场上唯一的混合信号开发平台，能利用数字的方法去修改模拟的问题，加上具备绝佳的性能，对于先进制程的芯片设计非常有利。而为了推广Titan平台，目前捷码也积极的与全球的晶圆厂合作，将锁定45奈米制程以下的设计方案为主。