SystemVerilog目前已經漸漸成為設計與驗證的主流語言，許多廠商在其產品設計中都採用這樣的標準。目前全球估計已有超過150家廠商採用SystemVerilog，而許多先進設計與驗證工程師也開始在standardization process中使用此種語言。

/news/2006/04/14/0927240192.gif

SystemVerilog是國際電機電子工程學會（IEEE）近期所通過的電子設計的新標準語言。過去IC設計廠商普遍採用的設計語言主流為Verilog，而SystemVerilog則是Verilog的延伸與擴充版本。SystemVerilog可廣泛應用於新一代的先進電子產品硬體設計、規格開發及驗證等流程上。

對於開發EDA（Electronic Design Automation）工具的廠商來說，當SystemVerilog成為標準語言之後，可以藉由支援SystemVerilog開發更多的EDA工具，來符合客戶的設計需求。根據統計，目前以SystemVerilog語言為基礎所開發出來的EDA工具及解決方案已經超過75種，預料在IEEE通過SystemVerilog語言成為業界的標準後，會有更多的業者投入相關工具的研發，以增進不同EDA工具之間的相容性，這對於IC設計產業的發展來說也將有非常大的幫助。

SystemVerilog語言可為工程師帶來更大的生產效益，其進階設計概念可以產生較精簡的RTL code，可以將RTL的行數減少二至五倍，由於較少的程式碼行數轉譯後的編碼錯誤較少，因此對於增進設計產能將大有助益。整體來看，SystemVerilog語言可有效提升硬體設計、規格制定、模擬與驗證等整體產能，並降低設計風險，以加速產品上市時程。而新思科技（Synopsys）也是採用SystemVerilog語言開發EDA工具的廠商之一。

新思科技行銷部門資深總監Steve Smith表示，目前新思的設計及驗證產品等套裝軟體均已支援SystemVerilog語言，另外新思也率先推出支援SystemVerilog驗證IP資料庫，並在電路邏輯正確性驗證軟體中增添SystemVerilog語法分析器（parser）之功能，這可看出新思在支援SystemVerilog的設計及驗證流程上已趨於完備。

根據ESNUG近期的調查顯示，正在使用或打算使用SystemVerilog的設計及驗證工程師中，有79％是使用新思的工具，顯示Synopsys在其產品的推廣上得到很好的成效。而目前也有超過150家廠商採用新思的SystemVerilog工具來設計及驗證應用在消費性電子、網路、通信與電腦系統中的系統單晶片（SoC）。工程師透過SystemVerilog能更快速準確地完成複雜性更高的設計，利用assertions機制來獲致關鍵設計的屬性，及開發高階覆蓋率驅動（coverage-driven）及受限隨機（constrained random）的測試平台。而新思在其同步推出的支援SystemVerilog語言的驗證IP資料庫所增添的語法分析器功能，也讓工程師在使用其EDA工具進行設計與驗證流程時更為得心應手。