台积电日前推出设计参考流程7.0版，相较于6.0版本，新版本强化了统计静态时序分析（Statistical Static Timing Analyzer；SSTA）功能，及新的耗电管理方法与可制程性设计（DFM）功能。

2005年6月，台积电推出了65奈米参考流程，同时推出一套与制程相关的工具套件Yield Plus，以及Yield Pro设计服务。台积电公开晶圆制程数据，支持无晶圆厂（Fabless）DFM设计，使从事65奈米及其以下芯片设计的工程师能够从专业晶圆代工厂中获取专有的制程数据。此举可望消弭这些无晶圆厂的IC开发人员在设计中所面临的最大障碍，使他们得以进一步与IDM设计者的开发保持同步。

这项行动将促使台积电与EDA供货商、数据库和IP供货商以及独立的设计中心加以结盟。台积电把DFM能力带给设计人员，而不是像以往宣称的那样，主要只在晶圆代工厂处执行DFM流程。DFM在传统上都是透过设计规则检查来进行处理。但在65奈米节点，这种传统方法便会遗漏许多错误。一个选择是扩大规则基础，但这会减缓设计速度并使规则检查变得复杂，更好的选择是转向DUF支持。

台积电所开发的DUF格式，包含微影制程检查（Lithography Process Check）、化学机械抛光分析（Chemical Mechanical Polishing Analysis；CMP）以及关键区域分析（Critical Area Analysis）等DFM工具项目。藉此增加芯片设计人员使用DFM工具的便利性，并进一步提高进行DFM分析的作业及管理效率。IC设计人员可以下载经过加密并以DUF格式编写的台积电DFM套件（DFM Data Kit；DDK），DUF数据来自于台积电所谓的DFM数据工具套件，可直接提供给客户。由于格式已经授权给了指定的EDA供货商，所以这些工具也是经认证的。并可直接在各自的公司内部工作站，使用通过台积电验证的DFM工具进行DFM分析。

台积电除了已与Synopsys及Cadence二家EDA合作外，再新增Magma合作伙伴。同时，台积电亦宣布透过与设计服务生态联盟（Design Service Ecosystem）伙伴的合作，完成了65奈米DFM工具套件。