英特尔近期於美国檀香山举行的年度VLSI国际研讨会，公布Intel 4制程的技术细节。相较於Intel 7，Intel 4於相同功耗提升20％以上的效能，高效能元件库（library cell）的密度则是2倍，同时达成两项关键目标：它满足开发中产品的需求，包括PC客户端的Meteor Lake，并推进先进技术和制程模组。

英特尔公布Intel 4制程的技术细节。

对於英特尔的4年之路，Intel 4是如何达成这些效能数据？ Intel 4於鳍片间距、接点间距以及低层金属间距等关键尺寸（Critical Dimension），持续朝向微缩的方向前行，并同时导入设计技术偕同最隹化，缩小单一元件的尺寸。透过FinFET材料与结构上的改良提升效能，Intel 4单一N型半导体或是P型半导体，其鳍片数量从Intel 7高效能元件库的4片降低至3片。综合上述技术，使得Intel 4能够大幅增加逻辑元件密度，并缩减路径延迟和降低功耗。

Intel 7已导入自对准四重成像技术（Self-Aligned Quad Patterning、SAQP）和主动元件闸极上接点（Contact Over Active Gate、COAG）技术来提升逻辑密度。前者透过单次微影和两次沉积、蚀刻步骤，将晶圆上的微影图案缩小4倍，且没有多次微影层叠对准的问题；後者则是将闸极接点直接设在闸极上方，而非传统设在闸极的一侧，进而提升元件密度。Intel 4更进一步加入网格布线方案（gridded layout scheme），简单化并规律化电路布线，提升效能同时并改善生产良率。

随着制程微缩，电晶体上方的金属导线、接点也随之缩小；导线的电阻和线路直径呈现反比，该如何维持导线效能抑是需要克服的壁垒。Intel 4采用新的金属配方称之为强化铜（Enhanced Cu），使用铜做为导线、接点的主体，取代Intel 7所使用的钴，外层再使用钴、??包覆；此配方兼具铜的低电阻特性，并降低自由电子移动时撞击原子使其移位，进而让电路失效的电迁移（electromigration）现象，为Intel 3和未来的制程打下基础。

将光罩图案成像至晶圆上的最重要改变，可能是在於广泛的使用EUV来简化制程。英特尔不仅在现有良好解决方案中的最关键层使用EUV，而且在Intel 4的较高互连层中使用EUV，以大幅度减少光罩数量和制程步骤。其降低制程的复杂性，亦同步替未来制程节点建立技术领先地位及设备产能，英特尔将在这些制程更广泛地使用EUV，更将导入全球第一款量产型高数值孔径（High-NA）EUV系统。