益华计算机(Cadence)台湾分公司日前对外宣布，钰创科技(Etron)已成功地运用一套由该公司提供之Ambit BuildGates电路合成暨Silicon Ensemble place-and-route ultra布局绕线工具所构成之时序驱动设计(Timing Driven Design,TDD)流程，开发出一颗超高集成度的LCD监示器控制芯片。这颗工作频率160 MHZ，内含逻辑电路、SRAM与ADC等不同型态电路方块，以 0.25微米制程技术制造，代号为EL7300的复杂组件，系透过益华计算机完整的RTL-GDSII一次完成(One pass)设计环境，消除所有的时序收敛(Timing Closure)问题后，于2000年Q4完成光罩制作(Tape-out)。

其原型芯片的系统测试报告在2001年Q1出炉，结果完全符合钰创科技最初所设定的各项工作规格。这是钰创科技公司在其原有的优异内存芯片设计实力之外，进一步展示该公司深厚的应用导向IC技术开发背景。益华计算机表示，钰创科技的设计团队以亲身的经验，实际证明由该公司的芯片实作工具─Ambit BuildGates电路合成，Silicon Ensemble place-and-route ultra布局绕线软件与两者共同组成之时序驱动设计(TDD)流程，在设计0.25 微米或更小制程的混合电路方块芯片时，确可大幅减少重作的次数(Iteration)，迅速有效地达成各项时序限制的条件。借助时序驱动设计(TDD)流程内建的自动设计架构，钰创科技的研发人员得以在最短时问内实现预定的 160 MHZ频率(clock)目标。

益华计算机时序驱动设计(TDD)流程中的Ambit BuildGates电路合成工具拥有大容量及高速的运算特性，可处理超过百万闸数以上的电路设计，而Silicon Ensemble place-and-route ultra布局绕线工具的强大优化引擎与高速配置、布线机制，则可根据时序收敛的要求，产生最小晶元面积的布局结果。两者相互结合之后，将能完全掌握超大型的复杂设计电路内部之时序收敛(Timing Closure)趋势，并以此关键技术确保系统能在要求的频率速度下正常运作，达到一次完成(One pass)设计的最终目标。