随着年度即将进入下半年，一如往常，EDA（电子设计自动化）大厂也会有较为积极的动作，除了Cadence开始布局生态系统外，在产品布局上也开始往验证领域有所著墨，巧的是，竞争对手明导国际也于日前推出新款解决方案，同样也是布局此一领域，这相较于去年至今年上半年，EDA大厂畅谈3D IC、FinFET或是16奈米等高阶制程等发展，很明显的，这些业者的产品布局似乎有了些变化。

Cadence产品营销总监Frank Schirrmeister。（摄影：林鼎皓）

根据Gary Smith EDA的研究数据预测，2013年全球仿真（Emulation）市场产值将可以达到3亿美金，2016年将可以成长到6亿美金的水平。明导国际产Veloce硬件仿真产品部门产品营销经理Gabriele Pulini却也谈到，即便仿真市场的快速成长，但观察这几年的市场变化，其实不难发现不论是仿真或是验证领域，其软件层面的验证成本却也大幅提高，若再加上需要更高的整合度、更低的成本与更多的创新能力，其实不难想见SoC（系统单芯片）在验证领域所面临的压力有多大。

Cadence Palladium XP II 产品营销总监Frank Schirrmeister也以时间层面来看待IC设计的整体流程，他表示，过去验证时间占了整体设计流程约有七成的比重。而在软硬件接口的整合上，也只能作到部份验证，在中介层乃至于应用层上，就无法作到充份验证。也因此，过去的作法上，必须先等到测试芯片出来后，才能充份验证软件在该芯片上的状况为何，但这对于像是诉求游戏专用的芯片业者来说，时间的急迫性就会是一大问题。

有鉴于此，市场需要更为高性价比的验证解决方案来克服诸多任务程师所遭遇的挑战。为了加速验证时间与减少软硬件验证所花费的成本，Cadence与明导都在硬件端推出类似服务器的硬件系统来加以因应。Frank Schirrmeister指出，除了减少验证时间外，一家颇具规模的IC设计公司，在手头可能同时会有好几个不同的项目在进行研发，Cadence也针对不同的人数需求推出不同的硬件方案，其最大的人数上限为512人，最小亦可有2人的规模。

Gabriele Pulini则是指出，硬件验证除了速度本身必须提升外，系统体积与功耗表现，也是一大关键。所以明导为此开发专用的ASIC，从芯片、模块再到整体系统，都可以有相当出色的表现。同样的，明导的解决方案，也是可以满足多个用户同时间进行使用。

此外，Frank Schirrmeister或是Gabriele Pulini也都同意，不论是单一IP验证或RTL生成，目前所面临的挑战都远低于软硬件整合的系统验证，可以确定的是SoC的验证将是日后IC设计业者们的一大课题