益华计算机(Cadence) 与台积电(TSMC)三月正式宣布将共同开发、认证及散布专为TSMC领先业界的0.18 与0.25微米混合模式射频(Mixed Mode RF)与逻辑制成技术量身订作的制成设计套件(Process Design Kits, PDKs)。并表示全新的PDKs预计可缩短数周的设计时间，提升设计人员生产力，强化设计质量，并以最快速度突破大量生产的门坎。

本次发表的PDKs正是两家产业龙头公司为协助其共同客户以最短时间推出产品而戳力合作得到的成果。这份合约的另一项个别条款同时要求两家公司进一步携手为TSMC先进的0.13微米制成技术，开发一套同类型的PDK。所有的PDK均能在Cadence有效策略的责任范围内，提供全球客户完整的设计解决方案。

TSMC企业营销副总裁Michael Pawlik评论说：「任何一件可帮助工程人员加快设计速度的改进事项，都具有绝对正面而且重要的价值。直接把研发人员的设计链接至最终芯片的PDK，正能提供这样的价值。我们与Cadence的策略结盟，即为基植于双方在此领域上，多年耕耘所累积的深厚实力。」

Cadence与TSMC的客户现在均能享用一套与TSMC制程紧密结合的完整、易于取得而又经过实证的设计套件。这份套件同时也提供一条与Cadence设计流程及方法直接相连的可靠路径。

Cadence的资深副总裁Jim Hogan也谈到：「随着电子社设计与产业供应炼的结构日益复杂，愈来愈多客户向我们探询改善生产力的新方向。预料全球许多大型垂直整合IDM(Integrated Device Manufacturer)客户都将持续把晶圆生产业务外包给TSMC这类型的专业公司。这也是Cadence与TSMC为何多方寻求各种可行的路径，以强化模拟、数字与混合讯号IC等客户自有工具(Customer Owned Tooling, COT)业务模式的上中下游供应炼整合程度最重要的原因。」

TSMC PDK包含设计公司一开始运用Cadence客户IC (Custom IC)设计工具开发产品时，所立即需要的各种数据。PDK支持Cadence现有版本的Analog Design Environment, Schematic Composer, Spectre Circuit Simulator, Virtuoso Custom Designer以及Diva Physical Verification 等工具。另外支持Assura Physical Verification 软件的PDK将于2001年底问市。搭配TSMC 0.25与0.18微米制程的PDK可在下列的TSMC客户网页：http://www.tsmc.com中取得。至于0.13微米的PDK则会随后在今年底前推出。