电子设计大厂益华电脑(Cadence Design Systems, Inc.)宣布，其GDDR6 IP获得台积电6奈米制程(N6)矽认证，可立即用於N6、N7与还有即将到来的N5制程技术。GDDR6 IP由Cadence PHY和控制器设计IP与验证IP(VIP)所组成，目标针对超高频宽的记忆体应用，包括超大型运算、汽车、5G通讯及消费性电子，特别有关於人工智慧／机器学习(AI／ML)晶片中的记忆体介面。使用Cadence与台积电技术，客户能更快速且低风险地设计出连接GDDR6记忆体的晶片。

传统上GDDR记忆体被用於绘图应用中，而DDR和LPDDR记忆体则供多数其他类型的运算使用。随着我们进入需要比以往DDR和LPDDR所能提供、更大记忆体频宽的新运算纪元，业界已转向GDDR6 DRAM记忆体，以提供满足最新世代运算装置需求所需的记忆体频宽。

Cadence GDDR6 IP提供超过例如DDR5和LPDDR5其他最新世代标准2倍的资料率，而其需要GDDR6设计IP中的新体系结构与技术。汲取自Cadence在DDR和高速讯号双方面的独特经验，其GDDR6 PHY IP允许每一pin的频宽在全范围的运行条件下，高达16Gbit／秒、每晶片达512G／秒，以低运转功耗、低闲置功耗及低位元错误率(BER)达到更高可靠性与更大频宽。GDDR6的设计在最先进的台积电N5制程中甚至能达到更快速度。对应的GDDR6控制器IP提供结合衍生自Cadence DDR控制器设计之效能与可靠性的强大功能组合。

台积电设计建构管理处资深处长Suk Lee表示：「Cadence GDDR6设计IP和台积电N6制程结合，实现针对AI/ML、超大规模与其他运算密集型应用的矽设计，我们期??和Cadence的持续合作关系，协助我们的客户使用台积电先进制程技术并受惠其强大效能和改善功耗的高效设计解决方案」。

Cadence IP事业群研发??总裁Sanjive Agarwala说:「Cadence已推出基於台积电N6与N7制程的GDDR6设计IP。现在我们针对GDDR6的最新PHY和控制器设计IP，可就台积电的N6和N7制程而提供16Gbps的DRAM资料率，使其成为台积电先进制程中装置系列中的第一个。此外，针对台积电N5制程的GDDR6已设计定案。」

美光科技运算暨网路事业部??总裁暨总经理Malcolm Humphrey指出:「美光的GDDR6记忆体正快速取得超越绘图并进入新兴领域的推进力，例如人工智慧与机器学习、网路及专业视觉化，这些需要高频宽的解决方案，Cadence IP在最新台积电N6与N7制程技术中的重要作用，加上美光的GDDR6记忆体，正加速业界下一代记忆体密集需求运算解决方案的产生。」

GDDR6 IP支援Cadence智慧系统设计策略，实现先进制程SoC的设计长处。运用来自Cadence矽认证的DDR与高速SerDes设计的IP技术，搭配Cadence 验证IP的完整验证功能，让客户研发设计SoC时更具信心。