意法半導體（ST）與CMP（Circuits Multi Projets）於日前攜手宣佈，大專院校、研究實驗室及企業將可透過CMP提供的矽晶中介服務，使用意法半導體的28奈米（nm）CMOS製程開發晶片設計。

雙方在上一代CMOS合作專案的成功，促使了這次推出的28奈米 CMOS製程服務。雙方於2008年、2006年、2004年及2003年分別推出 45奈米、65奈米、90奈米及130奈米製程服務。此外，CMP並為意法半導體提供65奈米和130奈米絕緣層上覆矽（SOI）以及130奈米 SiGe製程服務。

舉例來說，170所大專院校和企業已可使用意法半導體的90奈米 CMOS製程設計規則和工具，200餘所大專院校和企業（60%爲歐洲客戶；40%爲美洲和亞洲客戶）已可使用65奈米bulk和 SOI CMOS製程設計規則和工具。目前，45/40奈米 CMOS製程服務仍在開發階段。

CMP總監Bernard Courtois表示：客戶對使用這些製程設計晶片非常感興趣，大約有300項專案採用90奈米技術（皆已於2009年完成）、200項專案採用65奈米技術。此外，採用65奈米 SOI技術的專案更達60項，多所歐洲、美國及亞洲的知名大專院校已因CMP / 意法半導體的服務而受益。