新思科技(Synopsys)宣布與台積電合作推出針對高效能運算(High Performance Compute)平台之創新技術，這些新技術是由新思科技與台積電合作之7奈米製程Galaxy設計平台的工具所提供。雙方共同開發的技術還包括：通路銅柱、多源樹合成和混合時脈網格，以及可配合關鍵網上阻力及電阻的自動化匯流排繞線等功能。在這些新科技的支援下，台積電與新思科技將幫助晶片設計人員針對7奈米製程進行先進的高效能設計。

新思科技特別針對晶片設計人員打造專屬流程，以助其在台積電的高效能運算平台(TSMC HPC Platform)達成最佳設計成果。

新思表示，新推出的創新科技含多項新的實作技術，包括Design Compiler Graphical和IC Compiler II之via pillar optimization。而上述通路銅柱則是一種透過減少通路電阻與提升電子遷移的強度來提高效能的新技術。

新思說明，Design Compiler Graphical 和IC Compiler II已將通路銅柱無縫融入其流程中，包括在電路網表中插入通路銅柱、在虛擬繞線圖中模擬通路銅柱、通路銅柱的合理擺置，以及支援通路銅柱的細部繞線、萃取和時序。

IC Compiler II的多源CTS和混合時脈網格在關鍵網上插入通路銅柱之後，全域與細部繞線再調整訊號繞線，以插置通路銅柱。IC Compiler II 可打造出具高客製化網格的低偏差與高效能的時脈設計，以及針對時脈進行自動H樹建置。

此外，IC Compiler II也可搭配關鍵網的阻力及電阻，進行自動化的匯流排繞線，並且支援非預設繞線和允許使用者設定層寬度和間距。

新思科技設計事業群產品行銷副總裁Bijan Kiani 表示，新思科技在設計前段到實體實作的流程具備整合而專業的技術，而結合台積電頂尖的製程科技，開發出輔助高效能設計的創新技術。藉由這些創新技術，兩間公司的共同客戶將可創造最先進的高效能設計。

台積電則指出，公司一直致力於協助半導體設計人員運用最新的製程科技來打造最快速的晶片，以符合現代晶片設計的高效能要求，因此與新思科技透過密切合作，共同針對台積電的HPC平台推出ASIC-based的設計流程及方法論。