瑞薩科技成功開發遵循H.264/MPEG-4 AVC（H.264）規範，且支援1920×1080畫素之高畫質硬體編解碼IP內核（IP core），這種IP內核將應用於手機SoC。

瑞薩開發的IP內核能夠在162MHz工作頻率下，以30fps的速度處理高畫質影像資料。透過最佳化IP內核的平行處理能力、降低工作頻率，因而達成高處理性能。而且在編碼及解碼的處理上，透過電路的共用可縮小電路規模，並減小晶片面積。

另外，根據所需之編解碼內容不同，還可停止輸出時脈給無需運作的電路，以達更低耗電。此外，由於工作頻率只有162MHz，因此還可使用低耗店的手機DDR（Double Data Rate）記憶體。如此可讓整體設備達成低耗電目標。

除了縮小晶片面積、降低耗電外，此款IP內核還特別提高畫質。透過瑞薩的畫質控制演算法，可根據場景選擇最佳的編碼方法。瑞薩計劃在2007年第四季開始量產整合此IP內核的SoC晶片，未來並將支援MPEG-2、MPEG-4及VC-1等各種高畫質規格。