消費性電子平均售價逐步降低的今日，半導體廠商的利潤空間顯得越來越難以掌握。根據IC insights於今年四月發布的統計數字，2008年以後，半導體商的市場雖仍在成長，但GDP下降的趨勢卻沒有減緩。肇因於此，半導體商無不積極尋求更有效率且節省成本的解決方案，然而，90奈米以下的製程，對混合訊號來說卻是一項艱難的任務。

Mentor Graphics副總裁Joe Sawicki表示，當混合信號設計進入90奈米以下，無論在尺寸或結構的複雜度，或者是寄生效應，困難度都增加許多。也因此，90奈米以下製程的混合信號晶片在驗證階段「卡關」的機會最高。不過，在IC設計領域，預算消耗比率最高的就是驗證，高占70%左右之花費，如果在驗證階段「卡關」，花費成本將會更高。Joe Sawicki說，要確保設計能夠達到需求，提取的精度必須控制在3%範圍內，但這需要大量的工具運算時間才能辦到，但放眼半導體業界，誰能容許開發時間走上延長的回頭路呢？針對此一關卡，Mentor Graphics於6月初推出新的3D寄生電阻/電容提取工具Calibre xACT-3D，內嵌高精度的確定性現場解算器。

這項新產品包括了器件分解、圖形預先處理、寄生建模及寄生縮減等步驟；完全相容於現有的驗證步驟，可以滿足28奈米甚至更小的積體電路製造需求。Joe Sawicki強調，成立近30年的Mentor擁有完整的產品線，新品可與其他Calibre工具並行使用。

無獨有偶，台積電在6月初宣布其為節省客戶上市時間而成立的開放創新平台（OIP）服務將大幅擴展，包括系統級設計、類比/混合訊號/射頻設計，以及二維/三維IC設計此三項新技術服務被提出；後者，正是Mentor的強項。Joe Sawicki於台積電宣佈新服務後一日內，立即向亞洲媒體宣佈，其旗下新產品可加速台積電系統規格至晶片設計完成的時程。