隨著年度即將進入下半年，一如往常，EDA（電子設計自動化）大廠也會有較為積極的動作，除了Cadence開始佈局生態系統外，在產品佈局上也開始往驗證領域有所著墨，巧的是，競爭對手明導國際也於日前推出新款解決方案，同樣也是佈局此一領域，這相較於去年至今年上半年，EDA大廠暢談3D IC、FinFET或是16奈米等高階製程等發展，很明顯的，這些業者的產品佈局似乎有了些變化。

Cadence產品行銷總監Frank Schirrmeister。（攝影：林鼎皓）

根據Gary Smith EDA的研究資料預測，2013年全球仿真（Emulation）市場產值將可以達到3億美金，2016年將可以成長到6億美金的水準。明導國際產Veloce硬體模擬產品部門產品行銷經理Gabriele Pulini卻也談到，即便仿真市場的快速成長，但觀察這幾年的市場變化，其實不難發現不論是仿真或是驗證領域，其軟體層面的驗證成本卻也大幅提高，若再加上需要更高的整合度、更低的成本與更多的創新能力，其實不難想見SoC（系統單晶片）在驗證領域所面臨的壓力有多大。

Cadence Palladium XP II 產品行銷總監Frank Schirrmeister也以時間層面來看待IC設計的整體流程，他表示，過去驗證時間佔了整體設計流程約有七成的比重。而在軟硬體介面的整合上，也只能作到部份驗證，在中介層乃至於應用層上，就無法作到充份驗證。也因此，過去的作法上，必須先等到測試晶片出來後，才能充份驗證軟體在該晶片上的狀況為何，但這對於像是訴求遊戲專用的晶片業者來說，時間的急迫性就會是一大問題。

有鑑於此，市場需要更為高性價比的驗證解決方案來克服諸多工程師所遭遇的挑戰。為了加速驗證時間與減少軟硬體驗證所花費的成本，Cadence與明導都在硬體端推出類似伺服器的硬體系統來加以因應。Frank Schirrmeister指出，除了減少驗證時間外，一家頗具規模的IC設計公司，在手頭可能同時會有好幾個不同的專案在進行研發，Cadence也針對不同的人數需求推出不同的硬體方案，其最大的人數上限為512人，最小亦可有2人的規模。

Gabriele Pulini則是指出，硬體驗證除了速度本身必須提升外，系統體積與功耗表現，也是一大關鍵。所以明導為此開發專用的ASIC，從晶片、模組再到整體系統，都可以有相當出色的表現。同樣的，明導的解決方案，也是可以滿足多個使用者同時間進行使用。

此外，Frank Schirrmeister或是Gabriele Pulini也都同意，不論是單一IP驗證或RTL生成，目前所面臨的挑戰都遠低於軟硬體整合的系統驗證，可以確定的是SoC的驗證將是日後IC設計業者們的一大課題