瑞薩電子(Renesas)宣布已開發全新快閃記憶體技術,可達到更快的讀取與覆寫速度。這項新的技術是針對採用28奈米(nm)嵌入式快閃記憶體(eFlash)製程技術的晶片內建快閃記憶體微控制器(MCU)所設計。
![瑞薩電子開發全新快閃記憶體技術,具有200 MHz快速隨機存取速度以及每秒2.0 MB寫入資料傳輸量.](/news/2015/05/15/1128213300S.jpg) |
瑞薩電子開發全新快閃記憶體技術,具有200 MHz快速隨機存取速度以及每秒2.0 MB寫入資料傳輸量. |
為因應近來的環境議題,世界各國對於汽車性能的法規(CO2排放、燃油效率及廢氣)皆日趨嚴格。因此,傳動系統必須支援新的引擎控制方法。此外,ADAS(先進駕駛輔助系統)現在希望能創造安全、防護及舒適的汽車體驗。為因應上述市場需求,汽車MCU必須進一步提升效能,甚至進一步降低功耗。
如瑞薩於2014年2月18日所發佈的新聞稿,瑞薩正持續開發以SG-MONOS架構(註1)為基礎的MCU eFlash記憶體,此架構在高可用性、高速及低功率方面皆獲得良好的記錄。從40奈米製程轉移至業界最先進的28奈米製程的同時,此新技術可透過瑞薩優異的電路技術達到更大的記憶體容量及更高的處理效能。
產品主要功能
(1)同時實現高速讀取作業與高可靠性的技術
由於記憶體單元的尺寸縮小,因此記憶體單元電流得以降低。雖然可透過字元線(word line)增速方式以確保足夠的讀取電流(記憶體單元選擇閘極)電壓,但必須考量閘氧化物可能會受到高溫的負面影響。利用記憶體單元電流的溫度依存性與周邊電晶體的可靠性是逆相關的事實,已在字線增速電壓中加入負向的溫度依存性,相較於簡單的字元線增速方式,可使周邊電晶體的可靠性使用壽命提升10倍。結果將使隨機讀取速度從160增加至200 MHz,並達到高可靠性。
(2)可減輕抹除電壓應力的技術
瑞薩已開發一項新的技術,可藉由監控抹除速度並控制抹除作業,使最大抹除電壓在高速抹除時可受到抑制,以減輕層間介電質的抹除電壓應力。
如此可在抹除作業中面對高電壓應力時達到高可靠性,同時高壓金屬線與記憶體單元中的介電質膜也會隨著更精細的製程節點而變得更薄。
(3)提升寫入速度的技術
瑞薩已開發新的高速寫入技術,可藉由將負反向偏壓附加至記憶體單元以降低寫入脈衝持續時間,並可平行寫入多個快閃記憶體巨集。因此,瑞薩可達到每秒2.0 MB的寫入速度,為業界最快的eFlash記憶體寫入速度。
(4)可降低電源供應雜訊與EMI的技術
由於預期未來實際產品的eFlash記憶體覆寫週期計數將會增加,例如因為OTA(空中安全下載)程式更新等,因此必須將電源供應雜訊與EMI(電磁干擾)在覆寫作業時對於整體系統運作的影響降至最低。因此,瑞薩目前已開發一項技術,採用SSCG(展頻時脈產生)做為產生用於快閃記憶體覆寫作業之高電壓的充電泵的驅動時脈,以大幅降低上述感應雜訊。
瑞薩目前已建立4 MB程式儲存eFlash記憶體與64 KB資料儲存eFlash記憶體的原型,採用28奈米eFlash記憶體製程,並以超過200 MHz的時脈達到快速的6.4 GB/s讀取速度。雖然瑞薩先前已確認以40奈米製程封裝的原型晶片在160 MHz時脈的讀取運作,由於上述新技術,目前進一步確認獲得25%的產品特性提升。另外,由於程式儲存eFlash記憶體容量的增加而必須符合更高寫入效能的需求,瑞薩已達到業界最快的2.0 MB/s寫入速度。相對於瑞薩採用40奈米製程技術的傳統產品,效能提升近兩倍。瑞薩預期將可協助客戶達到高容量的汽車快閃記憶體,藉由上述eFlash記憶體電路技術,同時達到高效能與高可靠性。
瑞薩已於2015年2月22至26日在舊金山舉辦的國際固態電路研討會(ISSCC)中發表上述新技術,發表日期為2月24日。