德州儀器（TI）宣佈將把高介電係數（high-k）材料整合到TI最先進和高效能的45奈米晶片電晶體製程。隨著電晶體體積不斷縮小，半導體元件的漏電問題日益嚴重，業界多年來一直研究如何利用高介電係數材料解決這個難題。相較於目前使用廣泛的二氧化矽（SiO2）閘極介電材料，TI將透過新材料把單位面積的漏電降低30倍以上。TI的高介電係數材料還提供相容性、可靠性和擴展性等優點，協助TI利用45和32奈米製程繼續提供高產量、高效能和低耗電的半導體解決方案。

TI於2006年6月公佈45奈米製程細節，該製程透過193奈米浸潤式微影（immersion lithography）技術將每片晶圓的產出加倍。TI還將透過多項技術把系統單晶片處理器的效能提高三成，耗電量則減少四成。TI預計在2007年供應45奈米無線元件的樣品晶片，並於2008年中量產。TI隨後還會將高介電係數材料導入45奈米製程，以便生產最高效能的產品。

TI表示，該公司目前已有數種45奈米製程得以滿足客戶獨特的產品需求，同時提供多種製程以便發展最具彈性和最佳化的設計。其中包含的低耗電製程，不僅能延長可攜式產品電池壽命，更可為高整合系統單晶片設計的先進多媒體功能提供所需效能。中階製程則支援通訊基礎設施產品的TI DSP和高效能ASIC元件庫。還有最高效能的45奈米製程，不僅提供微處理器等級效能，而且將是最先整合高介電係數材料的製程。