近年来，EDA（电子设计自动化）市场的主要议题，大多都围绕在验证模拟领域，理由在于晶片开发需要更多的第三方供应商提供矽智财，以快速完成晶片设计，所以在尚未进入测试晶片阶段前，其模拟验证的流程就扮演了最后一道检核的关卡。

Cadence主管群

Cadence（益华电脑）先前在验证领域就推出了Palladium XP Ⅱ平台，其目标客群就锁定了诸多需要先进制程的处理器业者，据了解，Cadence在这段期间也夺得不少客户的青睐。但在今年十一月，Cadence趁胜追击推出全新一代的Palladium Z1，这也是业界首款以资料中心等级打造而成的硬体验证模拟（emulation）平台。据Cadence透露，其硬体平台所需要的处理器，是由Cadence自行设计开发，再委由台积电以28奈米制程量产而成。

Cadence验证产品管理部门协理Michael Young表示，Cadence在模拟验证领域投入了28年的时间，从一开始的1987年到2009年的期间，在硬体平台的开发上，采用了以FPGA（可编程逻辑闸阵列）为基础的晶片架构，到了1995年至2009年，则改采以处理器架构来设计，不同的硬体晶片架构，各有其优缺点，像是FPGA虽然处理性能较佳，但是在除错能力上，无法看出诸多问题的细节，工程师就无法判断问题从何而来，而随着经验的累积，在2010年，Cadence集处理器与FPGA的优点，大幅提升运算效能，在最短时间内找出实际的设计问题。先前推出的Palladium XP 与Palladium XP ii便是最好的例子。

当然，以一家具有规模的处理器业者而言，设计团队不太可能仅有一个设计专案在进行，同时有好几个专案进行是相当常见的，Z1除了能因应智慧型手机市场所需要的应用处理器设计外，Michael Young不讳言，Z1也能应付基地台专用的处理器设计，Z1可以平行处理多达2,304个执行工作。他也指出，一颗应用处理器的工作负载因应不同需求​​，要求也会不同，Z1可以直接对应该处理器设计的多种工作负载模式来进行模拟验证。

Palladium Z1相较于前一代产品，在各方面的规格上，都有一定程度的提升， 其锁定的目标客户，自然也是前面所提到的应用处理器业者。 Cadence亚太区系统解决方案暨验证平台协理张永专进一步指出，以智慧型手机市场来说，的确出现了成长动能趋缓的状况，但是应用处理器还是有一定的开发难度在，未来进入5G时代，设计难度并不会有所降低。所以即便客户拥有前一代的硬体平台，但若有了Z1，在这类处理器的开发上便能省下更多的时间与成本，严格来说是投资效益极高的硬体平台。张永专也强调，旧有平台的维护与升级，Cadence仍会持续进行，他也不讳言，现有的客户群中，同时拥有新旧平台的，亦不在少数。