 |
Mentor協助國家晶片系統設計中心建立矽光子設計流程標準 (2018.08.23)
Mentor和 Luceda Photonics正與台灣的國家實驗研究院國家晶片系統設計中心(CIC)合作，為以矽光子技術為基礎的積體電路(IC)建立設計流程的全國標準。Mentor的Tanner矽光子設計與佈局工具將作為此流程的基礎 |
|
智原科技採用Cadence OrbitIO與SiP佈局工具大幅節省封裝設計時程 (2016.06.24)
益華電腦（Cadence）宣佈，ASIC設計服務、SoC暨IP研發銷售廠商智原科技（Faraday Technology）採用Cadence OrbitIO Interconnect Designer(互連設計器)及Cadence SiP佈局工具，相較於先前封裝設計流程節省達六成時間 |
|
智原科技採用Cadence OrbitIO與SiP佈局工具節省封裝設計時程 (2016.05.06)
全球電子設計創新廠商益華電腦（Cadence）宣佈，ASIC設計服務、SoC暨IP研發銷售廠商─智原科技（Faraday Technology）採用Cadence OrbitIO互連設計器及Cadence SiP佈局工具，相較於先前封裝設計流程節省達六成時間 |
 |
思源科技宣佈Laker Blitz晶片層級編輯器已全球供貨 (2011.12.12)
思源科技近日宣佈，Laker Blitz晶片層級佈局編輯器已全球供貨。Laker Blitz是Laker客製化自動設計和佈局方案的最新成員，主要使用於積體電路晶片最後佈局整修的應用，提供高速檢視和編輯能力 |
|
宜揚採用思源Laker客製化數位繞線器系統 (2011.04.18)
思源科技於日前宣佈，其Laker 客製化佈局自動化系統與Laker客製化數位繞線器，已更深入普及於記憶體晶片市場。該公司同時表示，宜揚科技 （Eon Silicon Solution Inc.，簡稱Eon）運用Laker解決方案，佈局速度提升了3倍之多，大幅提高其生產力，因而晉身頂尖記憶體晶片公司之列 |
 |
以一款媒體佈局工具的多點觸控界面的規格文件需求-以一款媒體佈局工具的多點觸控界面的規格文件需求 (2010.12.23)
以一款媒體佈局工具的多點觸控界面的規格文件需求 |
|
華邦電子採用思源科技LAKER佈局與繞線系統 (2010.08.25)
思源科技（SpringSoft）於昨日（8/25）宣布， 華邦電子（Winbond）已採用了Laker佈局系統與Laker數位繞線解決方案。由於部署Laker佈局工具與設計流程，華邦電子縮短了新記憶體設計的開發時間達70%，這些設計的應用範圍涵蓋SDR、低功耗DDR與行動電話用RAM等各種行動記憶體 |
|
瑞薩科技開發SiP Top-Down(預測型)設計環境 (2009.07.13)
瑞薩科技發表SiP Top-Down設計環境之開發作業，可在開發系統級封裝(SiP)時提升效率，將多個晶片如系統單晶片(SoC)裝置、MCU及記憶體等結合至單一封裝。此設計環境採用由上向下(預測型)設計方式，可在設計的初始階段檢查各項關鍵特性，例如設計品質及散熱等 |
|
『SpringSoft TaiwanDAC 2007』台北場獲熱烈迴響 (2007.08.23)
思源科技(SpringSoft)所舉辦的【SpringSoft TaiwanDAC 2007】技術研討會首場於8月22日(星期三)在台北晶華酒店展開。今年思源科技首次於台北及新竹擴大舉辦產品技術研討會，即獲得各界熱烈迴響，台北研討會共吸引了超過150名客戶及工程師參加，新竹研討會(8月24日於新竹國賓飯店)目前也有逾300名客戶及工程師報名 |
 |
【SpringSoft TaiwanDAC 2007】- 新竹 (2007.08.10)
思源科技將舉行【SpringSoft TaiwanDAC 2007】技術研討會，內容包括六大主題：System Verilog、Automatic Debugging、Visibility Enhancement、Custom Layout、Analog Design和DFM，提供最先進的資訊、最完整的解決方案，以及與電子設計業界專家面對面互動交流的機會 |
|
【SpringSoft TaiwanDAC 2007】- 台北 (2007.08.09)
思源科技將舉行【SpringSoft TaiwanDAC 2007】技術研討會，內容包括六大主題：System Verilog、Automatic Debugging、Visibility Enhancement、Custom Layout、Analog Design和DFM，提供最先進的資訊、最完整的解決方案，以及與電子設計業界專家面對面互動交流的機會 |
 |
兼具大型類比與大型數位電路之晶片設計策略 (2007.04.03)
兼具類比／數位方塊的混合電路，隱含極高的非線性比例設計時程及風險
由先進IC製程技術大力推動的系統單晶片(System-On-Chip,SOC)設計趨勢，已成為新一代晶片工業的主流 |
|
安捷倫開發3D電磁模擬軟體 (2006.05.10)
安捷倫科技（Agilent Technologies）發表為RF與微波電路設計人員而開發的電磁設計系統（EMDS）。Agilent EMDS在同等價位的產品中擁有最高的效能，並能整合到安捷倫科技領先業界的RF與微波電路設計/模擬流程 |
|
飛利浦實現一次成功的65奈米系統單晶片 (2006.03.14)
飛利浦公司宣佈實現一次成功的65奈米系統單晶片（SoC），能夠滿足諸如 3G 手機和高效能液晶電視等下一代行動多媒體和家庭娛樂產品對複雜設計的需求，這款整合了具有 IEM（Intelligent Energy Manager |
|
安捷倫效能估算分析新功能可加快RF系統設計速度 (2004.10.19)
Agilent Technologies（安捷倫科技）發表2004A版ADS先進設計系統EDA電子設計自動化軟體新增的budget（效能估算）分析功能，可協助工程師更快速、準確地完成RF系統設計。此軟體功能可讓設計人員在設計初期，針對阻抗不匹配相對於增益等規格，進行完善的取捨考量，以預測出RF系統的效能 |
|
0.18微米高階製程已成為兩岸IC設計主流趨勢 (2004.10.11)
市場研究機構Global Sources與Gartner日前共同發表一項名為「設計潮流與EDA工具：中國大陸及台灣」（Design Trends & EDA Tools：China & Taiwan）的年度研究報告，該報告內容顯示，不論在台灣或是中國地區，半導體業者採用0.18微米以下的先進製程生產IC的比例皆日益提升，而工程師使用EDA工具進行設計的情況也逐漸普及 |
|
安捷倫UWB DesignGuide加快無線產品開發速度 (2004.09.03)
Agilent Technologies（安捷倫科技）日前發表UWB（超寬頻）DesignGuide的增強功能－MB-OFDM（多頻段正交分頻多工）技術。UWB DesignGuide可搭配安捷倫2004A版ADS先進設計系統的EDA電子設計自動化軟體使用，以加快UWB產品的開發速度 |
|
SoC技術發展下的EDA產業 (2001.03.05)
對IC設計業者來說，選擇符合本身需求的EDA工具，是掌握市場契機的重要關鍵；而對EDA廠商來說，具備提供量身訂作的設計服務，方能獲得客戶的青睞與支持。這兩者間的良性互動，也是SoC發展成功與否的不二法門 |
