外電消息報導,電子資訊技術產業協會(JEITA)半導體分會、半導體技術委員會與半導體封裝產品技術專門委員會,日前舉行了08年度的報告會議。會議中指出,執行標準化是為了解決EMC和3D封裝的時間。
三個組織在會議中表示,如果不掌握半導體的EMC特性,確保電子產品的EMC性能,開發產品將變得非常困難。在EMC方面,系統商和半導體廠商在共用資訊的基礎上,針對半導體的EMC特性的測定方法和建模的標準化意義重大。活動的目的是確立半導體EMC特性的評測方法和模擬建模方法,推動EMC模擬工具的開發。
此外,在年度報告會上,電裝公司也從ASIC廠商的角度,分析了EMC模型資訊,並介紹了試製前問題的修改實例,並將雜訊耐性提高至1.5倍。
而在半導體封裝中,為了實現摩爾定律,各公司正在積極開發三D封裝。同時,制定了PoP(package on package)層疊封裝的相關設計指南、翻轉測定方法及最大容許值的定義等。日後需要靠堆疊記憶體的更新、容量的標準化、記憶體的通用化及省略凸塊間距(Bump Pitch)轉接來降低成本。
至於DRAM記憶體的標準化,該會議也表示,將在2012年確立DDR4規格,並從09年度開始實施標準化作業。為此,08年度進行了需求調查。結果顯示,設想用途依次為視訊、照片和語音。對於記憶體的要求,希望降低耗電量的廠商較多。希望待機耗電量降至0.1mW以下,執行時間小於30ns。記憶體的外形尺寸方面,要求減薄至0.5mm以下,約與現有的記憶體相當。