半導體製造商ST發佈NOR快閃記憶體，該產品適用於低電壓及高效能應用。採用90奈米製程技術，NOR快閃記憶體僅佔據0.08µm2的矽晶片面積，尺寸比採用130奈米的同級產品減小了50%。此外，ST也已經利用相同的晶圓發展128Mbit的快閃記憶體原型晶片，目前該產品已進入評估階段。

該公司指出90奈米NOR快閃記憶體製程技術是由ST位於義大利Agrate的非揮發性記憶體研究中心所開發的。ST非揮發性記憶體研究中心總監Paolo Cappelletti表示：「與當前的130奈米技術相比，新的90奈米技術具有兩項主要優勢：1、減小晶片面積；2、增加晶片上周邊CMOS電路的效能，使其能讀取被寫入到記憶體陣列中的資料。」Cappelletti進一步指出：「採用新技術來減小50%的晶片面積，相當於可為128Mbit，甚至更大容量的記憶體元件減少40%的晶片面積，這將顯著地減少每位元的成本。」

ST副總裁兼研發中心總監Joel Monnier表示：「透過同時改良記憶體密度與CMOS邏輯效能，新的90奈米技術將進一步強化ST在系統單晶片(SoC)的地位，因為SoC的設計必須將嵌入式記憶體與複雜的數位、類比電路整合在單晶片上。」