瑞薩科技宣佈開發適用於45 nm（奈米）及後續製程世代微處理器及SoC（系統單晶片）之低成本且可達成極高效能電晶體之製造技術。此新技術利用瑞薩科技獨家開發且於2006年12月發表之混合架構，提升CMIS電晶體之效能。瑞薩科技將於2007年6月12日在日本京都舉行之「2007年VLSI技術研討會」會場中發表這項最新的混合架構並展示測試資料。

這項新的半導體製造技術與先前技術類似，同樣擁有內含鈦氮化物（TiN）金屬閘門的p-type電晶體，以及內含傳統polysilicon閘門的n-type電晶體。但是新款p-type電晶體使用兩層閘門架構取代單層閘門，可更有效地控制門檻電壓。此外，這項新的混合架構採用張力矽晶（strained-silicon）生產技術以大幅提升電流驅動能力。相較於原有的瑞薩混合架構，這項創新可提升約20%的效能。更重要的是這項新架構能以低成本方式生產，因為它無須大幅變更目前世代的製程。

目前已經生產出內含40-nm閘門長度之電晶體的實驗用晶片。針對此晶片執行的測試資料顯示已達到世界最高等級的驅動效能。在供應電壓1.2 V時，n-type電晶體為1,068 µA/µm，p-type電晶體為555 µA/µm。