美商賽靈思（Xilinx）推出低密度奇偶校驗（Low-Density Parity-Check；LDPC）錯誤校正IP基礎，為雲端與資料中心儲存市場實現各種新一代快閃型應用。由於各種3D NAND技術讓NAND快閃記憶體不斷精進，LDPC錯誤校正已然成為一項關鍵的核心功能以因應現今儲存解決方案對可靠度和耐用度的嚴格要求。賽靈思的LDPC IP解決方案擁有逼近薛農極限（Shannon Limit）的極佳程式碼效能，且能達到非常低的錯誤率平緩現象（error floor），並可同時支援硬性及軟性決策解碼。該架構除了可靈活擴充外，更可支援未來各種新一代的非揮發性記憶體元件（non-volatile memory），亦可為要求嚴苛的儲存應用提供所需的高傳輸量和低延遲率。這款最新解決方案不僅針對賽靈思的FPGA元件進行最佳化，可減少元件面積和降低功耗，且其所需的邏輯數量更比其他同類解決方案減少50%。

該款LogiCORE IP以低密度奇偶校驗（LDPC）錯誤校正IP基礎，為雲端與資料中心儲存市場實現各種新一代快閃型應用。

賽靈思DSP設計長Chris Dick博士表示：「賽靈思在錯誤校正、數位訊號處理（DSP）和LDPC的範疇有10年以上的豐厚經驗，我們運用這些專精技術為資料中心儲存市場提供世界級的LDPC解決方案，同時亦是當前唯一可以實踐這種承諾的FPGA業者。我們優化了LDPC IP各項功能以配合快閃記憶體的獨特特性，並有效因應雲端環境最嚴格的儲存要求。」

賽靈思現可針對早期採用客戶提供快閃記憶體LDPC錯誤校正LogiCORE IP解決方案，並於今年第4季全面出貨。（編輯部陳復霞整理）

[展會訊息]

展會名稱：2015年快閃記憶體高峰會（Flash Memory Summit 2015）

展會日期：8月12日至13日

展會位置：美國聖塔克拉拉

攤位編號：721

展示內容：最新的快閃記憶體LDPC錯誤校正LogiCORE IP解決方案