 |
AI運算方興未艾 3D DRAM技術成性能瓶頸 (2024.08.21)
HBM非常有未來發展性，特別是在人工智慧和高效能運算領域。隨著生成式AI和大語言模型的快速發展，對HBM的需求也在增加。主要的記憶體製造商正在積極擴展採用3D DRAM堆疊技術的HBM產能，以滿足市場需求 |
|
3D IC與先進封裝晶片的多物理模擬設計工具 (2024.07.25)
在3D IC和先進封裝領域，多物理模擬的工具的導入與使用已成產業界的標配，尤其是半導體領頭羊台積電近年來也積極採用之後，更讓相關的工具成為顯學。 |
|
記憶體應用發展的關鍵指標 (2024.07.01)
記憶體發展軌跡是隨著越來越龐大的運算與感測功能而亦步亦趨，其應用發展的關鍵指標就會以容量、速度為重點來觀察。當容量與速度越來越大、越來越快，可靠度也是未來發展的關鍵指標 |
|
AI世代的記憶體 (2024.05.28)
AI運算是專門處理AI應用的一個運算技術，是有很具體要解決的一個目標，而其對象就是要處理深度學習這個演算法，而深度學習跟神經網路有密切的連結，因為它要做的事情，就是資料的辨識 |
 |
前進SEMICON JAPAN 工研院推出全球首創EMAB技術 (2022.12.14)
基於高階晶片需求隨著行動裝置功能提升而大幅提升，唯有異質整合才能讓晶片兼具輕薄短小與散熱、降低成本。經濟部技術處補助工研院投入創新技術開發，在2022年SEMICON JAPAN展中 |
|
工研院與三井住友銀行合作 共同拓展次世代半導體與材料市場 (2021.11.28)
工研院與日本三大商業銀行之一的日本三井住友銀行，於11月25日共同舉辦先端技術研討會及商業媒合會，透過首次與日本金融機關公開招募半導體封裝技術與高端材料技術夥伴，吸引上百家企業針對下世代半導體先進技術、前瞻再生能源、永續發展等領域共同參與 |
|
工研院奧斯卡獎揭曉 兩半導體製程技術獲創新金牌 (2021.06.29)
素有工研院奧斯卡獎美稱的工研菁英獎，在今（29）日公佈四項獲得金牌創新技術，其中全球最佳高深寬比達「高深寬比玻璃基板電鍍填孔及檢測技術」，與提供半導體材料低溫均勻退火的「相控陣列變頻微波技術」皆獲頒最高榮譽金牌獎 |
|
小晶片Chiplet夯什麼？ (2021.05.03)
隨著元件尺寸越接近摩爾定律物理極限，晶片微縮的難度就越高，要讓晶片設計保持小體積、高效能，除了持續發展先進製程，也要著手改進晶片架構(封裝)，讓晶片堆疊從單層轉向多層 |
|
Cadence IC封裝參考流程 獲得台積電最新先進封裝技術認證 (2020.09.16)
益華電腦(Cadence Design Systems)宣佈，Cadence工具取得台積電最新 InFO 與CoWoS先進封裝解決方案認證，即以RDL為基礎的整合扇出型封裝InFO-R，與採用矽晶中介層(Silicon Interposer)封裝技術的CoWoS-S |
|
Ansys多物理場解決方案 通過台積電3D IC封裝技術認證 (2020.08.31)
Ansys先進半導體設計解決方案通過台積電（TSMC）高速CoWoS-S （CoWoS with silicon interposer）和InFO-R（InFO with RDL interconnect）先進封裝技術認證。這讓客戶針對整套整合2.5D和3D晶片系統，簽核耗電、訊號完整性和分析熱效應衝擊，確認其可靠度 |
|
鑑往知來 洞察不同應用領域的DRAM架構（下） (2020.08.13)
本文上篇已回顧了各種DRAM的特色，下篇則將進一步探討3D結構發展下的DRAM類型，並分享愛美科的DRAM發展途徑。 |
|
ams最新三合一光感測器模組 面積縮減40% (2020.07.23)
高效能感測器解決方案供應商艾邁斯半導體（ams AG）今天發布了全新環境光感測器（ALS）和接近檢測整合模組─ MD2755，協助手機OEM製造商針對中階市場開發近無邊框顯示幕的行動設備 |
|
異質整合推動封裝前進新境界 (2019.10.02)
在多功能、高效能、低成本、低功耗，及小面積等要求發展的情況下，需將把多種不同功能的晶片整合於單一模組中。 |
|
蔡司3D X-ray量測方案 加速先進半導體封裝產品上市時程 (2019.09.17)
蔡司（ZEISS）推出次微米解析度3D非破壞性的成像解決方案「蔡司Xradia 620 Versa RepScan」，能透過檢驗與量測功能加速先進IC封裝的上市時程。Xradia 620 Versa RepScan運用3D X-ray顯微鏡（XRM） |
|
支援系統-技術偕同最佳化的3D技術工具箱 (2019.08.19)
系統-技術偕同最佳化（TCO）—透過3D整合技術支援—被視為延續微縮技術發展之路的下一個「開關」。 |
|
Ultra-Fine Pitch高速多晶粒測試介面 將成10奈米以下晶圓最佳測試方案 (2019.03.22)
隨著終端電子產品高效能及低功耗訴求，採用先進製程技術之產品日益增多，當製程技術演進至10奈米以下，相對地為IC良率把關之晶圓測試介面更顯重要，檢測技術也需隨之提升 |
|
我們能否為異質整合而感謝亞里士多德？ (2018.05.08)
技術創新使得越來越特殊和複雜的封裝變得可行，因此需要針對如微小的內部裸片裂紋這樣的缺陷類型提供靈敏度，同時也要保持產品靈活性， 以支持封裝技術隨著不斷增加的應用而朝著多個方向的發展 |
|
Mentor強化支援台積電5nm、7nm製程及晶圓堆疊技術的工具組合 (2018.05.02)
Mentor宣佈該公司Calibre nmPlatform 和Analog FastSPICE (AFS) 平台中的多項工具已通過台積電(TSMC)最新版5奈米FinFET和7奈米 FinFET Plus製程的認證，Mentor 亦宣佈，已更新其 Calibre nmPlatform工具，可支援台積電的Wafer-on-Wafer (WoW)晶圓堆疊技術，這些 Mentor工具以及台積電的新製程將能協助雙方共同客戶更快地為高成長市場實現矽晶創新 |
|
晶圓聚焦『封裝五大法寶』之五：晶圓級的系統級封裝 (2016.09.02)
Amkor認為『封裝五大法寶』是：低成本覆晶封裝（Low-Cost Flip Chip），這可能是將來服務應用範圍最廣的技術。 |
|
日月光：AMD HBM技術讓3D IC正式起飛 (2015.09.16)
隨著SEMICON Taiwan 2015落幕，大致上可以看到台灣半導體產業幾個重要的發展方向，像是7奈米製程方面的討論、材料與製程設備的導入等。不過，在諸多國際大型論壇的場次中，不時可以見到封測龍頭日月光的身影 |
