 |
Cadence推出全新台積電N16毫米波參考流程 加速5G射頻設計 (2022.11.18)
益華電腦(Cadence Design Systems, Inc.）宣布，Cadence 射頻積體電路(RFIC)解決方案支持台積電的N16RF設計參考流程和製程設計套件（PDK），助力加速下一代行動、5G和汽車應用。Cadence和台積電之間的持續合作，使共同的客戶能夠使用支持台積電N16RF毫米波半導體技術的Cadence解決方案進行設計 |
 |
以模型為基礎的設計方式改善IC開發效率 (2022.04.25)
以模型為基礎的設計開發，在Simulink建立模型並模擬混和訊號IC設計、受控體和微機電系統（MEMS），本文展示馬達和感測器的範例。 |
|
Cadence與台積電緊密合作3D-IC發展 加速多晶片創新 (2021.11.08)
Cadence Design Systems, Inc.宣布正與台積電緊密合作加速 3D-IC 多晶片設計創新。作為合作的一部分，Cadence Integrity 3D-IC 平台是業界第一個用於 3D-IC 設計規劃、設計實現和系統分析的完整統一平台，支持台積電 3DFabric 技術，即台積電的 3D 矽堆疊和先進封裝的系列技術 |
 |
Cadence推出下一代Virtuoso平台 (2016.04.11)
全球電子設計創新廠商益華電腦（Cadence）推出下一代Virtuoso平台，可為設計人員提供10倍的跨平台效能與容量提升。此平台包含在Cadence Virtuoso類比設計環境（Virtuoso Analog Design Environment, ADE）中新增技術，並為Cadence Virtuoso佈局套件提供增強功能，以因應汽車安全、醫療裝置與物聯網（IoT）應用等需求 |
|
Cadence益華電腦運用EAD專屬的全新Virtuoso大幅加速晶片設計 (2013.07.22)
台灣新竹 — 為客製IC實現更高的設計團隊生產力與電路效能，益華電腦(Cadence Design Systems)今天發表開創性為客製設計方法所設計的Virtuoso Layout Suite EAD (Electrically Aware Design) |
|
Cadence推出台積90奈米RF製程設計套件 (2007.01.05)
電子設計與創新廠商Cadence益華電腦與台灣積體電路製造股份有限公司(TSMC)宣布，針對全新Cadence Virtuoso客製化設計平台，推出專屬的台積公司的90奈米RF製程設計套件(PDK)。90奈米RF製程設計套件是全系列支援最新Virtuoso設計平台的製程設計套件之一；Virtuoso客製化設計平台 |
|
CADENCE、IBM以及RISING共同合作 (2005.02.19)
Cadence益華電腦與廣晟微電子公司(Rising Microelectronics)宣布廣晟微電子的SCDMA/GSM 雙模式 (1.8GHz SCDMA 及 900MHz GSM) 射頻收發(transceiver) IC已經開始進行送樣 (sampling)。這款收發IC是以Cadence Virtuoso 客製化設計及Encounter數位IC 設計平台所設計，並採用IBM最先進的0.18um BiCMOS 7WL製程，而其製程設計套件(PDK)則是IBM針對Virtuoso技術所進行開發與驗證 |
|
Cadence與聯華電子合作推出類比參考流程 (2004.04.28)
聯華電子與Cadence益華電腦共同宣佈，雙方已經針對日趨複雜的混合信號設計，合作推出類比參考流程。Cadence益華電腦Virtuoso平台參考流程已通過聯華電子0.18微米混合信號CMOS製程驗證 |
|
Cadence益華電腦最佳化Virtuoso平台 (2004.03.01)
Cadence益華電腦宣佈已經對Virtuoso客製化設計平台進行最佳化，新增晶片整合流程，並搭配最新版的Virtuoso Chip Editor。結合這些解決方案之後，設計人員就可以從整個客製化的角度，而跨越類比、客製數位、射頻、記憶體/陣列，以及數位標準元件（standard cell）等多個設計領域，進行全尺寸實體整合的作業 |
