 |
聯發科推IC設計學程 培養晶片開發RD人才 (2022.04.15)
為培養更多半導體人才，聯發科技近期與各大學合作推動「IC設計學程」，鼓勵非電子電機專長在校學生修習相關課程，不但讓本科系學生能據以深化IC設計必備能力、整合論文研究，也讓非本科系學生有機會培養第二專長 |
|
西門子推出適用類比、數位及混合訊號IC設計的mPower電源完整性方案 (2021.10.12)
西門子數位化工業軟體今天推出 mPower 電源完整性軟體，此軟體是業界首款也是唯一一款能為類比、數位及混合訊號 IC 提供幾乎無限可擴充性的 IC 電源完整性驗證解決方案，即便對於最大規模的 IC 設計，也可支援全面的電源、電遷移（EM）與壓降（IR）分析 |
|
Mentor產品線通過聯電新22奈米超低功耗製程技術認證 (2020.03.19)
Mentor, a Siemens Business近日宣佈，Mentor的多條產品線，包括Calibre平台、Analog FastSPICE平台，以及Nitro-SoC數位設計平台，現已通過聯華電子（UMC）的22uLP（超低功耗）製程技術認證 |
 |
使ESD保護跟上先進製程的腳步 (2012.08.24)
先進的CMOS製程技術使IC設計人員能夠提供更高性能的元件，但也增加了額外電路板級靜電放電(ESD)保護以確保終端產品可靠性的需求。 |
 |
FPGA嵌入式系統設計 (2009.02.24)
FPGA比起微處理器、DSP或其它嵌入式系統有著更高的使用彈性，使用範圍也很廣，從影像、聲音、通訊或馬達等研發產品都有它的應用，有人將FPGA直接拿來作產品，也有人將它當作ASIC產品的實驗平台 |
|
整合系統 深化優勢 (2007.12.03)
張敦凱總經理認為，未來視訊IC設計創業者的利基，在於深入掌握系統的整合程度，具體瞭解韌體及介面周邊的系統發展趨勢，培養對於韌體與系統周邊瞭解深入的IC設計整合人才，並且結盟具有關鍵設計技術的新創業者，降低設計風險，才能事半功倍地設計出符合市場需求的IC解決方案 |
|
G2使用Cadence低功耗方案提高Wi-Fi SoC效能 (2007.11.14)
電子設計自動化與EDA大廠Cadence日前宣佈，G2 Microsystems已經使用Cadence低功耗解決方案開發無線行動跟蹤設備。這種整合度高且容易使用的流程，是以Si2標準的通用功率格式（CPF）為基礎，讓G2 Microsystems能夠縮短上市時程並達到降低功耗的目標 |
 |
ARC和Cadence攜手推出低功率設計方法學 (2007.09.19)
ARC International和Cadence聯合發表一項全新的自動化通用功率格式（Common Power Format;CPF），讓新的低功率參考設計方法學（low power reference design methodology;LP-RDM）可執行於ARC專利的ARChitect處理器組態工具當中 |
|
低功耗類比數位轉換器設計實務 (2007.07.19)
透過本課程增強四大功力：
1.如何有效利用系統分析設計電路?
2.如何設計低功耗ADC?
3.如何設計高解析度ADC?
4.如何設計高速ADC?
台灣在各類可攜式3C產品的生產上已扮有舉足輕重角色，無論是手機、PDA、GPS、DC、MP3、MP4…皆為台灣科技產業主力產品 |
|
中韓IC設計業規模直逼台灣 (2006.07.12)
中韓近年來IC設計營收規模成長快速，根據中國半導體協會與EE Times的調查發現，亞太地區主要IC設計國家中，中國、南韓IC設計公司除了平均年營收規模，今年拉近與台灣差距外，由製程與設計能力來看，中國、南韓也是後發先至，估計今年半數以上設計公司均達到0.18微米 |
|
台灣類比IC設計的發展現況、優勢與前景 (2006.04.01)
國內為個人電腦、資訊家電、消費性電子的生產要地，今日PC機內的CPU、GPU等用電量愈來愈大，遂使國內IC設計業者競相投入CPU、GPU所需的電源IC。相對於2005國內類比IC設計業者的豐收狀況，面對現有與未來又當如何因應與準備？本文以下將針對此一議題進行更多的討論與探析 |
|
安捷倫與智原科技攜手邁向高速數位IC設計新紀元 (2005.10.03)
智原科技(Faraday Technology)目前是台灣最具規模以及影響力的IC設計IP(Intellectual Property Component)供應公司，許多國內外知名數位IC設計公司均使用智原的IP作為IC設計的重要核心以確保產品的可靠度與完整性 |
|
CADENCE、IBM以及RISING共同合作 (2005.02.19)
Cadence益華電腦與廣晟微電子公司(Rising Microelectronics)宣布廣晟微電子的SCDMA/GSM 雙模式 (1.8GHz SCDMA 及 900MHz GSM) 射頻收發(transceiver) IC已經開始進行送樣 (sampling)。這款收發IC是以Cadence Virtuoso 客製化設計及Encounter數位IC 設計平台所設計，並採用IBM最先進的0.18um BiCMOS 7WL製程，而其製程設計套件(PDK)則是IBM針對Virtuoso技術所進行開發與驗證 |
|
聯電與Cadence合作數位設計參考流程 (2004.09.09)
聯華電子與益華電腦(Cadence)共同宣佈，針對以0.13微米及以下製程所設計的系統單晶片，合作推出數位設計參考流程。此設計參考流程所採用的IP元件庫與記憶體，係來自於提供矽驗證IP與ASIC設計服務的智原科技(Faraday Technology Corporation) |
|
益華電腦為Stretch設計software configurable (2004.09.04)
益華電腦宣佈該公司協助了Stretch 公司設計一顆software configurable高效能處理器，達成上市時程目標。Stretch藉由Cadence益華電腦數位IC設計流程與台積電（TSMC）的設計元件資料庫，改善效能並降低設計風險，以保證最佳的矽晶圓品質(Quality of Silicon - QoS) |
 |
多元應用摧枯拉朽 Dual-Band擴大市場佔有 (2004.08.11)
由於多模（Multi-Mode）晶片在未來可能成為WLAN（Wireless LAN）市場新寵，因此意法半導體（STMicroelectronics；ST）以其單晶片STLC8201多模無線區域網路基頻（baseband）處理器晶片，搭配STLC8100雙頻WLAN射頻（Radio Frequency；RF）收發器，整合為STLC8000雙晶片平台，藉以跨足多模（802.11a/b/g）WLAN市場 |
|
多元應用摧枯拉朽 Dual-Band擴大市場佔有 (2004.08.04)
由於多模（Multi-Mode）晶片在未來可能成為WLAN（Wireless LAN）市場新寵，因此意法半導體（STMicroelectronics；ST）以其單晶片STLC8201多模無線區域網路基頻（baseband）處理器晶片，搭配STLC8100雙頻WLAN射頻（Radio Frequency；RF）收發器，整合為STLC8000雙晶片平台，藉以跨足多模（802.11a/b/g）WLAN市場 |
|
Cadence推出 NANOROUTE Super-threaded繞線加速功能 (2004.05.27)
Cadence益華電腦宣佈其NanoRoute推出super-threaded繞線加速的功能，可進一步加快繞線作業的速度。Super threading現在已經被整合在SoC 4.1版Encounter 之NanoRoute中，其新的高速繞線功能，可在維持相同的時脈及訊號完整性下提供十倍的生產效能 |
|
Cadence益華電腦及MIPS攜手 (2004.05.03)
Cadence益華電腦及MIPS，宣佈針對使用MIPS32 24K核心產品的客戶，推出經過最佳化的MIPS-Cadence Encounter參考設計流程。MIPS客戶將可以取得這款嵌入式產業效能最高的32位元可合成核心產品系列之授權 |
|
CADENCE FIRE&ICE QXC獲Cypress採用於奈米流程 (2004.01.28)
Cadence益華電腦宣布Cypress半導體公司已經在其130nm及90nm的生產流程中，採用最新版的Fire & IceR QXC作為cell-based簽証用的萃取器。由於Fire & Ice QXC 萃取器中加入了屬於Cadence Encounter數位IC設計平台之一部分、新一代的3-D掃描引擎和模型，因此可以針對所有主要的銅製程和光學效應，提供一套精確的計算方法 |
