 |
雙列CFET結構全新標準單元結構 推動7埃米製程 (2024.12.09)
在本週舉行的 2024年IEEE國際電子會議（IEDM） 上，比利時微電子研究中心（imec）展示了一項突破性的技術創新：基於互補式場效電晶體（CFET）的雙列標準單元架構。這種設計採用了兩列CFET元件，並共用一層訊號佈線牆，成功實現製程簡化與顯著的面積縮減，為邏輯元件和靜態隨機存取記憶體（SRAM）開闢了微縮新途徑 |
 |
進入High-NA EUV微影時代 (2024.09.19)
比利時微電子研究中心（imec）運算技術及系統／運算系統微縮研究計畫的資深副總裁（SVP）Steven Scheer探討imec與艾司摩爾（ASML）合建的High-NA EUV微影實驗室對半導體業的重要性 |
|
量化IC製造業環境影響 imec推出公開使用版虛擬晶圓廠 (2023.11.15)
比利時微電子研究中心（imec），宣布推出免費使用版虛擬晶圓廠imec.netzero模擬平台。該工具提供了一種量化晶片製造業環境影響的視角，提供學界、政策制定者及設計人員具有價值的洞見 |
|
AI助攻晶片製造 (2023.07.24)
勤業眾信指出，2023年需特別關注的趨勢之一，是AI設計未來晶片。2023年全球半導體市場預估產值將達6,600億美元，AI不僅帶來經濟規模，還能協助晶片製造商突破摩爾定律邊界，節省時間與金錢 |
|
imec觀點：微影圖形化技術的創新與挑戰 (2023.05.15)
此篇訪談中，比利時微電子研究中心（imec）先進圖形化製程與材料研究計畫的高級研發SVP Steven Scheer以近期及長期發展的觀點，聚焦圖形化技術所面臨的研發挑戰與創新。 |
|
半導體廠房自動化與數位轉型 (2023.04.25)
隨著AI數位科技提供前瞻技術，加上工業4.0的趨勢帶動，全球半導體廠房已經從「自動化」轉向「智動化」，面對嚴苛的製程挑戰，工廠智動化後可以依靠大數據分析，找出提升製程良率的關鍵點 |
|
imec開發虛擬晶圓廠 鞏固微影蝕刻製程的減碳策略 (2023.03.19)
由國際光學工程學會（SPIE）舉辦的2023年先進微影成形技術會議（2023 Advanced Lithography and Patterning Conference）上，比利時微電子研究中心（imec）展示了一套先進IC圖形化製程的環境影響量化評估方案 |
|
Soitec與ASM International合作研發應變絕緣矽 (2003.07.25)
Soitec與ASM International N.V.宣佈在應變絕緣矽(sSOI)的合作計畫上達成一項重要的里程碑，此項合作計畫成功在65奈米環境試產第一代應變矽晶圓。Soitec與ASM自今年5月起開始合作，此項計畫目前著重於微調sSOI製程以達基板效能最佳化，提高生產力及成本效率，進而加快完全商業化8吋應變SOI晶圓及最終12吋晶圓產品的上市時程 |
|
交大成功研發虛擬晶圓廠 (2003.03.07)
近日交通大學在國科會和晶圓代工廠聯電支持下，已成功開發虛擬晶圓廠。虛擬晶圓廠是由國科會和聯電共同出資的產學合作計畫，目前聯電已使用。執行者為交大管理科學系教授張保隆表示 |
|
IC設計的分工與服務 (2002.06.05)
本文將對IC設計廠商進行層級介紹，以此探討分工環境下各廠商的轉變與現今產業所面臨的瓶頸，進一步預測IC設計產業中，各型態的公司未來所能提供的服務趨勢。 |
|
台積電順利合併德碁 世大 (2000.07.10)
台灣積體電路公司(TSMC)7日正式宣佈順利完成合併德碁半導體及世大積體電路的工作，完成合併後，台積電2000年晶片生產量可望達到年產340萬片8吋晶圓的目標。同時，台積電也吸收了3000多位原先德碁及世大的員工 |
|
台積電的下水道工程--設計服務組織扮演的角色 (2000.05.01)
參考資料： |
