 |
联发科推IC设计学程 培养晶片开发RD人才 (2022.04.15)
为培养更多半导体人才，联发科技近期与各大学合作推动「IC设计学程」，鼓励非电子电机专长在校学生修习相关课程，不但让本科系学生能据以深化IC设计必备能力、整合论文研究，也让非本科系学生有机会培养第二专长 |
|
西门子推出适用类比、数位及混合讯号IC设计的mPower电源完整性方案 (2021.10.12)
西门子数位化工业软体今天推出 mPower 电源完整性软体，此软体是业界首款也是唯一一款能为类比、数位及混合讯号 IC 提供几乎无限可扩充性的 IC 电源完整性验证解决方案，即便对于最大规模的 IC 设计，也可支援全面的电源、电迁移（EM）与压降（IR）分析 |
|
Mentor产品线通过联电新22奈米超低功耗制程技术认证 (2020.03.19)
Mentor, a Siemens Business近日宣布，Mentor的多条产品线，包括Calibre平台、Analog FastSPICE平台，以及Nitro-SoC数位设计平台，现已通过联华电子（UMC）的22uLP（超低功耗）制程技术认证 |
 |
使ESD保护跟上先进制程的脚步 (2012.08.24)
先进的CMOS制程技术使IC设计人员能够提供更高性能的元件，但也增加了额外电路板级静电放电(ESD)保护以确保终端产品可靠性的需求。 |
 |
FPGA嵌入式系统设计 (2009.02.24)
FPGA比起微处理器、DSP或其它嵌入式系统有着更高的使用弹性，使用范围也很广，从影像、声音、通讯或马达等研发产品都有它的应用，有人将FPGA直接拿来作产品，也有人将它当作ASIC产品的实验平台 |
|
整合系统 深化优势 (2007.12.03)
张敦凯总经理认为，未来视讯IC设计创业者的利基，在于深入掌握系统的整合程度，具体了解韧体及接口周边的系统发展趋势，培养对于韧体与系统周边了解深入的IC设计整合人才，并且结盟具有关键设计技术的新创业者，降低设计风险，才能事半功倍地设计出符合市场需求的IC解决方案 |
|
G2使用Cadence低功耗方案提高Wi-Fi SoC效能 (2007.11.14)
电子设计自动化与EDA大厂Cadence日前宣布，G2 Microsystems已经使用Cadence低功耗解决方案开发无线行动跟踪设备。这种整合度高且容易使用的流程，是以Si2标准的通用功率格式（CPF）为基础，让G2 Microsystems能够缩短上市时程并达到降低功耗的目标 |
 |
ARC和Cadence携手推出低功率设计方法学 (2007.09.19)
ARC International和Cadence联合发表一项全新的自动化通用功率格式（Common Power Format;CPF），让新的低功率参考设计方法学（low power reference design methodology;LP-RDM）可执行于ARC专利的ARChitect处理器组态工具当中 |
|
低功耗模拟数字转换器设计实务 (2007.07.19)
透过本课程增强四大功力：
1.如何有效利用系统分析设计电路?
2.如何设计低功耗ADC?
3.如何设计高分辨率ADC?
4.如何设计高速ADC?
台湾在各类可携式3C产品的生产上已扮有举足轻重角色，无论是手机、PDA、GPS、DC、MP3、MP4...皆为台湾科技产业主力产品 |
|
中韩IC设计业规模直逼台湾 (2006.07.12)
中韩近年来IC设计营收规模成长快速，根据中国半导体协会与EE Times的调查发现，亚太地区主要IC设计国家中，中国、南韩IC设计公司除了平均年营收规模，今年拉近与台湾差距外，由制程与设计能力来看，中国、南韩也是后发先至，估计今年半数以上设计公司均达到0.18微米 |
|
台湾模拟IC设计的发展现况、优势与前景 (2006.04.01)
国内为个人计算机、信息家电、消费性电子的生产要地，今日PC机内的CPU、GPU等用电量愈来愈大，遂使国内IC设计业者竞相投入CPU、GPU所需的电源IC。相对于2005国内模拟IC设计业者的丰收状况，面对现有与未来又当如何因应与准备？本文以下将针对此一议题进行更多的讨论与探析 |
|
安捷伦与智原科技携手迈向高速数字IC设计新纪元 (2005.10.03)
智原科技(Faraday Technology)目前是台湾最具规模以及影响力的IC设计IP(Intellectual Property Component)供应公司，许多国内外知名数字IC设计公司均使用智原的IP作为IC设计的重要核心以确保产品的可靠度与完整性 |
|
CADENCE、IBM以及RISING共同合作 (2005.02.19)
Cadence益华计算机与广晟微电子公司(Rising Microelectronics)宣布广晟微电子的SCDMA/GSM 双模式 (1.8GHz SCDMA 及 900MHz GSM) 射频收发(transceiver) IC已经开始进行送样 (sampling)。这款收发IC是以Cadence Virtuoso 客制化设计及Encounter数字IC 设计平台所设计，并采用IBM最先进的0.18um BiCMOS 7WL制程，而其制程设计套件(PDK)则是IBM针对Virtuoso技术所进行开发与验证 |
|
联电与Cadence合作数字设计参考流程 (2004.09.09)
联华电子与益华计算机(Cadence)共同宣布，针对以0.13微米及以下制程所设计的系统单芯片，合作推出数字设计参考流程。此设计参考流程所采用的IP组件库与内存，系来自于提供硅验证IP与ASIC设计服务的智原科技(Faraday Technology Corporation) |
|
益华计算机为Stretch设计software configurable (2004.09.04)
益华计算机宣布该公司协助了Stretch 公司设计一颗software configurable高效能处理器，达成上市时程目标。Stretch藉由Cadence益华计算机数字IC设计流程与台积电（TSMC）的设计组件数据库，改善效能并降低设计风险，以保证最佳的硅晶圆质量(Quality of Silicon - QoS) |
 |
多元应用摧枯拉朽 Dual-Band扩大市场占有 (2004.08.11)
由于多模（Multi-Mode）芯片在未来可能成为WLAN（Wireless LAN）市场新宠，因此意法半导体（STMicroelectronics；ST）以其单芯片STLC8201多模无线局域网络基频（baseband）处理器芯片，搭配STLC8100双频WLAN射频（Radio Frequency；RF）收发器，整合为STLC8000双芯片平台，藉以跨足多模（802.11a/b/g）WLAN市场 |
|
多元应用摧枯拉朽 Dual-Band扩大市场占有 (2004.08.04)
由于多模（Multi-Mode）芯片在未来可能成为WLAN（Wireless LAN）市场新宠，因此意法半导体（STMicroelectronics；ST）以其单芯片STLC8201多模无线局域网络基频（baseband）处理器芯片，搭配STLC8100双频WLAN射频（Radio Frequency；RF）收发器，整合为STLC8000双芯片平台，藉以跨足多模（802.11a/b/g）WLAN市场 |
|
Cadence推出 NANOROUTE Super-threaded绕线加速功能 (2004.05.27)
Cadence益华计算机宣布其NanoRoute推出super-threaded绕线加速的功能，可进一步加快绕线作业的速度。Super threading现在已经被整合在SoC 4.1版Encounter 之NanoRoute中，其新的高速绕线功能，可在维持相同的频率及讯号完整性下提供十倍的生产效能 |
|
Cadence益华计算机及MIPS携手 (2004.05.03)
Cadence益华计算机及MIPS，宣布针对使用MIPS32 24K核心产品的客户，推出经过优化的MIPS-Cadence Encounter参考设计流程。MIPS客户将可以取得这款嵌入式产业效能最高的32位可合成核心产品系列之授权 |
|
CADENCE FIRE&ICE QXC获Cypress采用于奈米流程 (2004.01.28)
Cadence益华计算机宣布Cypress半导体公司已经在其130nm及90nm的生产流程中，采用最新版的Fire & IceR QXC作为cell-based签证用的萃取器。由于Fire & Ice QXC 萃取器中加入了属于Cadence Encounter数字IC设计平台之一部分、新一代的3-D扫描引擎和模型，因此可以针对所有主要的铜制程和光学效应，提供一套精确的计算方法 |
