多功能行動裝置低功耗設計挑戰

今日的行動設備愈做愈複雜，在一手可以掌握的小型裝置中，被要求加入愈來愈多的功能。在通訊功能上，除了提供GSM/GPRS/3G的行動通訊連結外，還要支援藍牙、Wi-Fi、GPS、FM，甚至是行動電視（DVB-H、T-DMB）等。在應用上，照相功能已是基本配置，並持續提升畫素及防手震、自動對焦等功能；另一個發展重點則是多媒體功能，行動設備強調提供更逼真的影音品質，如高畫質及3D的顯示螢幕和立體聲的音效等。

這些功能看起來很炫，但在使用上卻會帶來大量的功耗負擔，讓仰賴電池供電的行動設備縮短可用的時間。在上述的眾多功能中，最耗電的部分是處理器和顯示子系統（顯示面板與背光源），其次則是射頻子系統與音效放大器等，當然，使用閃光燈或錄影功能也非常耗電。因此，如何設計出低功耗的系統架構，讓有限的電力能夠做最到極限的利用，是今日行動裝置開發上的主要挑戰。

目前技術上的現實是，電池容量的提升速度大幅落後行動裝置的供電需求，若要求長時間的供電，往往需要使用更大且更重的電池，這顯然又違背了行動裝置輕薄短小的設計原則。然而，透過審慎的嵌入式開發規劃，仍能在功能與電池續航力之間取得令人滿意的平衡。

以採用1.2W-hour電池的iPod nano為例，若其系統的平均功耗為1.2W，將只能使用1個小時；若拿給筆記型電腦來使用的話，由於其平均功耗約為40W，那用不到2分鐘就掛了。然而，iPod將聽音樂的功耗做到約85mW，因此可以連續聽14小時的音樂（新的iPod nano甚至可連續聽24小時音樂）；看影片的功耗約為300mW，因此可以看約4小時的節目，這樣的結果還算不錯。

探究功耗源頭

整體功耗區分

要開發出低功耗的行動裝置，首先要了解系統產生功耗的源頭，才有辦法對症下藥。電子系統的整體功耗，是動態功耗（Dynamic Power）、靜態功耗（Static Power）和短路功耗（Short Power）三者的總合，其中動態功耗來自於運作中訊號切換的電力消耗，在此過程中負載電容會充放電和電流切換；靜態功耗是當元件處於待機狀態時產生的電流洩露功耗，它和使用的製程、晶片尺寸和電晶體中的電壓有密切關係；短路功耗（Short-circuit power）是由於在邏輯閘電路的開關過程中，同時導通NMOS 和 PMOS兩個元件而產生的。

克服動態靜態功耗

參考圖一，在整體功耗中，動態功耗約佔60％至80％，靜態功耗約佔10％至30％，短路功耗約佔10％，因此以動態功耗最為嚴重，也是低功耗設計要克服的重點。然而，隨著製程微縮的進展，尤其在進入90奈米製程之後，更小的尺寸也讓閘極氧化層（gate oxide）日益趨薄，電晶體的漏電流也跟著呈指數性增長，靜態功耗也成為必須正視的設計議題。

《圖一　動態、靜態功耗與製程進展的關係》

靜態功耗與短路功耗主要是晶片層次的議題，需靠晶片製程來改善；動態功耗則涉及晶片與系統電路的操作，與負載電容、供應電壓及操作頻率直接有關，相關性如下：

因此，供應電壓與動態功耗成平方關係，因此降低電壓對功耗的影響最為明顯，也是行動裝置低功耗設計的主要策略。今日行動裝置的核心電壓已從3.3V降到2.7V，甚至是1.8V，目的就是要降低系統功耗，不過，降低電壓的缺點是會造成操作效能下降。

全面開發與設計考量

要降低這些功耗源頭，必須進行全面性的開發與設計考量。涉及的範圍涵蓋從電晶體製程到整個設備系統的規劃等各個層面，設計途徑又可從系統層次、架構層次、邏輯層次或電路層次等角度來切入，可用的方法包括製程技術（如low-k）、電路閘控設計（如Clock Gating、Power Gating）、系統架構（硬體/軟體配置演算法）和軟體管理（如Power-aware作業系統、休眠模式和更有效的記憶體接取方式）等，如圖二所示。

《圖二　低功耗設計的可行途徑》

從晶片設計的層面來看，當電晶體的尺寸愈做愈小，雖然運作頻率持續提升，但因核心電壓可以降低，寄生電容也會下降，動態功耗反而可以降低；不過，邏輯閘數目的增加，則會導致動態功耗的增加。此外，進入深次微米製程後，供給電壓接近threshold voltage，因此製程的微縮對於降低動態功耗已無法得到像過去這麼好的效果。現在的作法是依個別操作運算需求提供不同的供給電壓，也就是分區供應電壓，這樣做的設計難度也大幅提升；另一個問題則是低電壓會造成高電流的需求，這會導致電流洩露與訊號不穩定的EMI議題。

電晶體低功耗設計

進一步來看，晶片設計可以從電路閘級層次來進行功耗管理，例如運用高臨限電壓（high-Vt）和低臨限電壓（low-Vt）兩種特殊的電晶體，其中低臨限電壓是一種高速但電流洩露相對較高的電晶體，它適合用在強調效能表現的關鍵性時刻；高臨限電壓則是一種低速和低洩露性的電晶體，它能藉由降低電路關閉下的電流洩露來延長電池的壽命和預備（standby）的時間。

晶片設計上也能透過降低負載電容來降低動態功耗。基本上，不間斷的時脈切換會導致負載電容值升高，甚至可以佔到全部功耗的一半，因此，可藉由關掉暫時不用的時脈電路來減少電路運作，進而降低電容和動態功耗。例如使用clock gating避免時脈訊號（Clock Signal）不斷地啟動暫存器，進而有效地最小化整體電容，以達到管理動態功耗的目的。

妥善規劃嵌入式記憶體

另一個針對系統晶片的低功耗作法，則是對嵌入式記憶體做妥善的規劃。目前應用處理器中常用的系統記憶體包括ROM和SRAM，其中ROM具有安全存取性，而SRAM則可用來做為抓取視訊訊框和執行視窗搜尋的快取緩衝（cache buffer）。採用SRAM能降低記憶體延遲、I/O的耗電性和晶片上（on-chip）的需求頻寬，尤其是在視訊編碼進行當中。為了突顯省電效能，在晶片中還可針對記憶體分割（memory partitioning）做最佳化，進而降低對極耗電的外部記憶體的讀寫使用。

多核心分散運算策略

多核心分散式運算架構

處理器的選擇是行動裝置設計上的關鍵議題，因為它不僅決定了效能，也會嚴重影響電池的續航力。這也是為何ARM核心在行動性嵌入式裝置中盛行的原因，因為它提供了相當低的功耗，而且支援可變動的時脈速度及智慧性的省電模式。此外，為了進一步降低功耗，多核心的分散式運算架構也成了行動處理器的主要發展趨勢。透過多顆運算核心一起協同工作，一方面提升處理效能，一方面也能透過降低電壓及頻率來降低處理器的功耗。

多核心架構又可分為同質性（homogeneous）架構和異質性（heterogeneous）架構，其中ARM11 MPCore即是同質性的多核心處理器，可以提供一顆至四顆的處理器組態，而且同時能讓每個處理器單獨切換到待機、睡眠或關閉電源的管理狀態，以適時降低功耗，請參考圖三。然而，今日的行動式處理器，尤其是應用處理器，大多採用的是異質性的架構，如TI整合ARM核心與DSP核心的OMAP架構，以及多家公司整合ARM核心及多顆加速器的架構。

《圖三　ARM11 MPCore架構圖 <資料來源：ARM網站>》

再以ST的Nomadik為例，它以ARM為主處理器核心（ARM9或ARM11），並搭配多顆可程式智慧加速器來來分擔在音訊和視訊上的前、後處理任務，請參考圖四。在任務執行中，這些智慧加速器能獨立且同時地與主處理器一起運作，進而讓系統能在低耗電的條件下達成需求的應用功能表現。這些加速器讓主處理器得到釋放，讓它能專注於控制與程式流（program-flow）的工作，並有更多的時間是處於預備中（IDLE）、低時脈（DOZE）和接近靜態（SLEEP）等省電模式中。

《圖四　分散式處理模式（以Nomadik為例） <資料來源：ST網站>》

採用加速器核心

採用加速器核心能明顯提升多媒體功能（影像、視訊、音訊、2D/3D）的處理效能。舉例來說，若依賴主處理器來進行MPEG-4的編碼，而且要達到VGA/ 15 fps或VGA/ 30 fps的品質，會佔用數百MHz甚至是GHz的運算資源，而且會造成過度的耗電及高熱問題，這是行動裝置設計所無法接受的。相較之下，採用專屬的硬體加速器對一個15 fps的QCIF視訊流進行解壓縮時，只需用到0.2 MIPS，這只佔了CPU資源的0.07％。

執行有助低功耗指令集

目前有兩種指令方式能在不衝擊效能的條件下以較低的頻率操作，進而有助於降低功耗，一是單指令多重資料指令集（single-instruction-multiple-data；SIMD），它能達成影像編碼（image coding）演算法的資料級平行運算（data-level parallelism）；另一種方式是採用超長指令集（very-long-instruction-word；VLIW）架構，它能在每個循環中同步執行多個運算動作。有些多媒體應用處理器將主處理器（RISC）和DSP或VLIW核心整合在一起，作為SIMD/Vector加速引擎。

電源管理策略

軟體電源管理方式

在系統的電源管理作法上，可以分為軟體與供電架構兩個層面。在軟體技術上，原則上即是動態地調整系統中個別元件的工作電壓或頻率，當運算負荷重時提供較高的工作電壓或頻率，當運算輕載時（如：待機狀態、查詢狀態、螢幕保護程式等）則可降低電壓或頻率，此機制一般稱為動態電壓及頻率調整（Dynamic Voltage and Frequency Scaling；DVFS）技術。如果是針對個別元件進行不同休眠深度的管理，則為動態電源管理（Dynamic Power Management；DPM）技術，如圖五所示。

《圖五　動態電源管理之工作示意圖》

電源轉換設計管理

在供電架構上，行動裝置必須仰賴DC-DC電源轉換元件來進行供電，例如對電池進行充放電及安全保護，以及為晶片組、顯示器、照相、射頻及週邊提供電力等。因此如何進行電源轉換設計與管理也是延長電池續航力的關鍵所在。電源轉換設計除了成本與尺寸的基本考量外，還要求做到低負載效率、高電流能力、低待機電流的效能表現；此外，電源轉換元件也要容易使用及供應穩定的電流，而且具備設計上的彈性，適合不同的應用功能及配置要求，也要有助於節省運作功耗。

電源轉換架構

目前常見的電源供應元件有三大類，即線性調壓（LDO）、電容型切換式調壓（Charge Pump）及電感型切換式調壓，用來為系統中各個元件提供降壓（Buck）、升壓（Boost）、反相（Invert）等電源應用。其中線性技術只能提供降壓功能，而電容型及電感型切換三種轉換（穩壓）功能都可以提供。

這三種電源轉換技術各有其優缺點，線性技術的優點是佔用空間小、供電品質佳，但轉換效率差（視壓降程度）；電感型切換式技術的優點是轉換效率高（視負載功耗），但供電品質較不理想，佔用空間也大；電容型切換技術則在各項表現上都居中。

離散和整合式轉換策略

在架構的規劃上，可以採用離散式或整合式的電源轉換策略，兩者各有優缺點。離散式電源轉換的優點是很有彈性及容易配置，系統上可選用不同廠商的元件，而且能夠為個別單元做到最佳化的規劃。不過，其缺點是需使用較多的轉換元件，因此較佔用空間，整體成本也可能會較高；此外，因為是個別規劃，較不易提出整體性、集中性的智慧型電源管理策略，而且各區域的時脈並不相同，EMI的過濾抑制也得分頭進行。

整合型的電源管理單元（PMU）內部同時建置了多組LDO及切換式轉換器，具有容易集中控制及佈局單純的優點，可以採行智慧性的省能模式，請參考圖六所示。它能依行動設備各別的應用提供配套的供電、電池與重置管理，而且因內建即時時脈和自動喚醒功能，因而能實理系統級的深度休眠控制。不過，整合型方案的彈性相對較低，而且無法針對個別區域進行最佳化的規劃。

《圖六　PMU整合型功能架構 <資料來源：TI網站>》

轉換架構佈局注意事項

基本上，DC-DC轉換器架構的選擇是要盡量完全使用電池的能力，也就是能提供高轉換效率。除了元件的技術類型外，電路的佈局也是重要的關鍵，不好的佈局會降低供電效率，而且可能產生供電不穩定及嚴重的漣波（ripple）及EMI現象，最糟時還會弄壞電路上的元件。

因此，在佈局上有一些原則需要注意，例如將輸入電感放在盡量接近晶片的位置，以縮短電感路徑；隔離類比訊號與電源路徑，並使用單點接地；盡量不要讓EMI或噪訊耦合影響到轉換器；對電壓的回饋取樣需取自輸出電容，而且要做好屏蔽；必須隨時記得考慮寄生電氣特性。

電池管理技術

常用可攜式電池特性

行動裝置可用的電池包括鎳鎘、鎳氫電池及鋰電池，其中鋰離子電池的電量密度高於鎳鎘或鎳氫電池，而且因鋰是最輕的金屬，因此鋰電池的重量更輕，而續航力卻更持久，一顆鋰電池可以抵三顆鎳鎘或鎳氫電池；此外，鋰電池自放電（self-discharge）低，在室溫下每個月只有2～3％，而且可以隨時充電，不用像鎳氫或鎳鎘電池一般，為了保持最佳效能，而需經過完全放電或充電等多次循環。這些特性讓鋰電池成為今日主流的行動裝置電池。

提高鋰電池續航力

要延長鋰電池的使用期限及續航力，最重要的是避免將設備曝曬於陽光下或置於炎熱的車廂內，因為高最容易降低電池的執行效率。一般最適用於0℃至35℃的環境中，其中又以近於室溫（約22℃）為最理想。在高於指定作業溫度範圍（35℃）的環境中使用設備，對電池的蓄電量會造成永久性的傷害。此外，由於充電時會升溫，因此需將行動裝置從保護套中取出。

為了確保行動設備能正確地管理鋰離子電池的充放電，需透過電池管理系統來監控鋰離子電池的電池阻抗、溫度、電壓、充電和放電電流以及充電狀態，以便提供詳細的剩餘供電時間和電池健康資訊。電池管理的另一個重點，即在保障使用上的安全，因此必須即早偵測出電流過載、短路、個別電池或電池組電壓過載或是過熱等任何故障現象，並即刻透過保護開關切斷系統與電池的連線。

結論

手機等行動裝置已是個人隨身必備的用具，其重要性就如同錢包和鑰匙一樣。除了通話功能，行動裝置賦與個人更多的便利功能與娛樂應用，如照相、聽音樂、定位導航等等，但這些功能都得靠電池供電來支持，否則就只是手持一塊廢鐵而已。因此，如何將電池的續航力做到最長，就是一場技術優勢的競賽了。

電池的續航力決定於系統的整體功耗，而功耗的降低涉及設計上的每個環節，考慮的愈週延，成效就愈明顯。從晶片的製程與材料，到系統的電路及供電架構，以及軟體的智慧性電壓、頻率控制，和處理器、記憶體的運算架構等，在在都影響了最終的功耗表現。當我們高高興興在使用行動設備的各種功能時，不該忘了有多少工程師在背後斤斤計較，為降低功耗做出了多少的努力，是吧？

（作者為電子技術資深自由作家）