Mentor Graphics（明导国际）宣布新的MentorEZ-VIP PCI Express可即时使用的验证IP。这一新的验证IP（VIP）可将ASIC和FPGA设计验证的测试平台整合时间减少多达10倍。

验证IP旨在通过为常见协议和架构提供可复用构建模组来减少工程师构建验证平台所花费的时间。然而，即使是标准协议和常见架构，其配置和实现方法也可能会因设计而异。因此，传统的VIP元件可能需要数天，甚至数周来准备模拟或模拟测试平台。

「在移动、网路及伺服器SoC中使用ARMv8-A架构和ARM CoreLink快取记忆体一致性互连进行设计时，我们的合作伙伴可以选择使用PCIe跟联合体解决方案，」ARM系统和软体组总监Jim Wallace表示：「ARM一直使用在Questa和Veloce上运行的Mentor PCIe VIP库来验证PCIe与ARM AMBA介面域之间的关键交互，以实现快速部署和准确的协议检查。」

与传统的验证IP不同，Mentor的新PCIe EZ-VIP是「设计感知型」产品，可消除测试平台整合过程中的多个耗时步骤。这使验证工程师能够更快地配置和实现过去繁琐的设置任务，以直接产生高价值场景，从而将曾经需要数天或数周的过程减少到几个小时。

PLDA的CTO Stephane Hauradou表示：「成为第一批快速为ASIC和验证工程师开发并引进PCIe 3.0和PCIe 4.0控制器的提供商之一后，PLDA将通过矽验证的XpressRICH3和XpressRICH4 IP与PCIe EZ-VIP相结合，为ASIC专案团队提供一种可靠、可高度配置且易用的完整解决方案。」

「拥有易用且通过充分验证的PCIe验证IP对于我们的客户来说非常重要。我们一直与Mentor合作，让客户通过我们的Expresso 3.0核心验证其PCIe EZ-VIP，」Northwest Logic董事长Brian Daellenbach表示：「因此，客户可以将Mentor PCIe VIP与我们通过矽验证的PCI Express核心结合使用，来创建并验证其具有高可信度的设计。」

Mentor的PCIe EZ-VIP包含适用于PCIe 1.0、2.0、3.0、4.0和mPCIe的串列和平行介面的已打包且易用的验证环境，可用于验证PHY、Root Complex和Endpoint设计。验证计画、相容性测试、测试序列和协议覆盖率都作为SV和XML原始程式码包含在内，从而允许简单复用、扩展和调试。 Mentor VIP元件还包含一整套协定验证、错误码嵌入和除错功能。 （编辑部陈复霞整理）