 |
HBM应用优势显着 高频半导体测试设备不可或缺 (2024.08.27)
HBM技术将在高效能运算和AI应用中发挥越来越重要的作用。
尽管HBM在性能上具有显着优势，但在设计和测试阶段也面临诸多挑战。
TSV技术是HBM实现高密度互连的关键，但也带来了测试的复杂性 |
|
挥别制程物理极限 半导体异质整合的创新与机遇 (2024.08.21)
半导体异质整合是将不同制程的晶片整合，以提升系统性能和功能。
在异质整合系统中，讯号完整性和功率完整性是两个重要的指标。
因此必须确保系统能够稳定地传输讯号，和提供足够的功率 |
|
AI运算方兴未艾 3D DRAM技术成性能瓶颈 (2024.08.21)
HBM非常有未来发展性，特别是在人工智慧和高效能运算领域。随着生成式AI和大语言模型的快速发展，对HBM的需求也在增加。主要的记忆体制造商正在积极扩展采用3D DRAM堆叠技术的HBM产能，以满足市场需求 |
|
3D IC与先进封装晶片的多物理模拟设计工具 (2024.07.25)
在3D IC和先进封装领域，多物理模拟的工具的导入与使用已成产业界的标配，尤其是半导体领头羊台积电近年来也积极采用之後，更让相关的工具成为显学。 |
|
高速运算平台记忆体争霸 (2024.07.02)
各类AI应用的市场需求庞大，各种记忆体的竞争也异常的激烈，不断地开发更新产品，降低成本，企图向上向下扩大应用，只有随时保持容量、速度与可靠度的优势才是王道 |
 |
西门子推出全新Calibre 3DThermal软体 强化3D IC市场布局 (2024.06.30)
西门子数位工业软体近日宣布推出 Calibre 3DThermal 软体，用於 3D 积体电路（3D-IC）热分析、验证与除错。Calibre 3DThermal 将 Calibre 验证软体和 Calibre 3DSTACK 软体的关键能力，以及西门子 Simcenter Flotherm 软体运算引擎相结合 |
|
AI世代的记忆体 (2024.05.28)
AI运算是专门处理AI应用的一个运算技术，是有很具体要解决的一个目标，而其对象就是要处理深度学习这个演算法，而深度学习跟神经网路有密切的连结，因为它要做的事情，就是资料的辨识 |
|
工研院突破3D先进封装量测成果 获德律、研创资本、新纤注资共创欧美科技 (2024.05.02)
在人工智慧（AI）浪潮席卷全球之下，工研院新创公司「欧美科技」今（30）日宣布成立，将藉由非破坏光学技术为半导体先进封装带来突破性的检测应用，运用半导体矽穿孔量测研发成果，推动AI晶片高阶制程提升整体良率，帮助半导体业者快速监别产品，也获得德律科技、研创资本、新光合成纤维等注资 |
|
美光推出128GB DDR5 RDIMM记忆体 为生成式AI应用提供更隹解 (2023.11.27)
美光科技，宣布推出128GB DDR5 RDIMM 记忆体，采用 32Gb 单片晶粒，以高达 8,000 MT/s 的同类最隹效能支援当前和未来的资料中心工作负载。此款大容量高速记忆体模组专为满足资料中心和云端环境中各种关键应用的效能及资料处理需求所设计，包含人工智慧（AI）、记忆体资料库（IMDBs）、高效处理多执行绪及多核心运算工作负载等 |
|
联电与供应链夥伴启动W2W 3D IC专案 因应边缘AI成长动能 (2023.10.31)
联华电子今(31)日宣布，已与合作夥伴华邦电子、智原科技、日月光半导体和Cadence成立晶圆对晶圆（wafer-to-wafer；W2W）3D IC专案，协助客户加速3D封装产品的生产。此项合作案是利用矽堆叠技术，整合记忆体及处理器，提供一站式堆叠封装平台，以因应AI从云端运算延伸到边缘运算趋势下，对元件层面高效运算不断增加的需求 |
|
矽光子发展关键：突破封装与材料障碍 (2023.08.21)
最终的光电融合是3D共封装光学，即三维整合。可以毫不夸张地说，基於矽光子的光电子融合，将会是未来计算机系统和资讯网路的关键技术。 |
|
晶背供电技术的DTCO设计方案 (2023.08.11)
比利时微电子研究中心（imec）于本文携手矽智财公司Arm，介绍一种展示特定晶背供电网路设计的设计技术协同优化（DTCO）方案，其中采用了奈米矽穿孔及埋入式电源轨来进行晶背布线 |
|
应材创新混合键合与矽穿孔技术 精进异质晶片整合能力 (2023.07.13)
面对当前国际半导体市场竞争加剧，应用材料公司也趁势推出新式材料、技术和系统，将协助晶片制造商运用混合键合（hybrid bonding）及矽穿孔（TSV）技术，将小晶片整合至先进2.5D和3D封装中，既提高其效能和可靠性，也扩大了应材在异质整合（heterogeneous integration, HI）领域领先业界的技术范畴 |
|
台大跨团域队研发AI光学检测系统 突破3D-IC高深宽比量测瓶颈 (2023.04.26)
国立台湾大学机械系陈亮嘉教授，今日带领跨域、跨国的研发团队，在国科会发表其半导体AI光学检测系统的研发成果。该方案运用深紫外（DUV）宽频光源作为光学侦测，并结合AI深度学习的技术，最小量测囗径可达 0.3 微米、深宽比可达到15，量测不确定度控制在50奈米以内，超越 SEMI 2025年官方所预测之技术需求规格 |
|
3D 异质整合设计与验证挑战 (2023.02.20)
下一代半导体产品越来越依赖垂直整合技术来推动系统密度、速度和产出改善。由於多个物理学之间的耦合效应，对於强大的晶片-封装-系统设计而言，联合模拟和联合分析至关重要 |
|
异质整合晶片囹 宜特推出材料接合应力分析解决方案 (2022.08.11)
随着不同材料在同一晶片封装的异质整合成为市场热门议题，宜特与安东帕(Anton Paar)公司合作推出「材料接合应力强度」分析解决方案，可量测Underfill材料流变特性、异质整合材料间的附着能力与结合强度并计算3D封装矽通孔(TSV)中铜的力学特性 |
|
宜特推出材料接合应力强度分析解决方案 助力异质整合研发 (2022.08.10)
随着不同材料在同一晶片封装的异质整合成为市场热门议题，宜特今10日宣布，与合作夥伴安东帕（Anton Paar）公司推出「材料接合应力强度」分析解决方案，可量测Underfill材料流变特性、异质整合材料间的附着能力与结合强度并计算3D封装矽通孔（TSV）中铜的力学特性 |
|
3D SoC与晶背互连技术合力杀出重围 (2022.01.21)
新一代的高效能系统正面临资料传输的频宽限制，也就是记忆体撞墙的问题，运用电子设计自动化与3D制程技术.... |
|
应用材料加速半导体产业实现异质整合技术蓝图 (2021.09.13)
应用材料发布新技术与能力，帮助客户加速实现异质晶片设计与整合的技术蓝图。应用材料结合先进封装与大面积基板技术，与产业合作伙伴携手开发新解决方案，大幅改善晶片功率、效能、单位面积成本与上市时间(PPACt) |
|
小晶片Chiplet囹什麽？ (2021.05.03)
随着元件尺寸越接近摩尔定律物理极限，晶片微缩的难度就越高，要让晶片设计保持小体积、高效能，除了持续发展先进制程，也要着手改进晶片架构(封装)，让晶片堆叠从单层转向多层 |
