 |
Altera開始量產銷售FPGA性能最高的SoC (2013.09.27)
Altera公司宣佈，開始量產銷售其Cyclone V SoC晶片以及Arria V SoC工程樣品。隨著處理器峰值時鐘頻率的提高——商用級Cyclone V SoC達到了925 MHz，汽車級達到了700 MHz，工業級Arria V SoC達到了1.05 GHz，在FPGA業界，這些元件成為性能最高的SoC |
 |
Altera宣佈開始提供Cyclone V SoC開發套件 (2013.04.24)
Altera公司今天宣佈，開始提供Cyclone V SoC開發套件，這一個開發平臺加速了硬體和軟體發展人員的嵌入式系統設計開發。這一個套件是與ARM合作開發，安裝了最近發佈的ARM Development Studio 5 (DS-5) Altera版工具組軟體，這是業界唯一的FPGA自我調整除錯軟體，支援設計人員同時檢視元件的處理器和FPGA部分 |
|
思源科技宣佈Laker Blitz晶片層級編輯器已全球供貨 (2011.12.12)
思源科技近日宣佈，Laker Blitz晶片層級佈局編輯器已全球供貨。Laker Blitz是Laker客製化自動設計和佈局方案的最新成員，主要使用於積體電路晶片最後佈局整修的應用，提供高速檢視和編輯能力 |
 |
一款10Gb / s的全晶片Bang-Bang時鐘和數據恢復系統使用自適應環路寬頻策略-一款10Gb / s的全晶片Bang-Bang時鐘和數據恢復系統使用自適應環路寬頻策略 (2011.04.13)
一款10Gb / s的全晶片Bang-Bang時鐘和數據恢復系統使用自適應環路寬頻策略 |
|
思源與Magma共同運用TSMC 65nm iPDK完成驗證 (2009.12.02)
思源科技（SpringSoft）與美商捷碼科技（Magma）於週二（2日）共同宣佈，將運用台積電的65nm可相互操作製程設計套件完成交叉工具驗證。這項驗證可節省雙方共同客戶在建立可相互操作流程的時間與精力，並確保一致的結果 |
|
新思科技推出CustomSim 電路模擬解決方案 (2009.04.13)
新思科技 (Synopsys)推出CustomSim電路模擬解決方案，將同等級中最佳的模擬技術NanoSim、HSIM 和XA整合成單一的電路模擬解決方案，並且結合了多核心功能，將大規模類比混合訊號的效能提升至四倍；CustomSim解決方案並將內建電路檢查(native circuit checking)導入類比混合訊號(AMS)設計領域中，成為該公司的Discovery 2009 驗證平台之延伸解決方案 |
|
新思科技推出新一代晶片設計實作平台 (2009.03.19)
新思科技 (Synopsys)推出Lynx Design System ，該系統乃針對晶片設計實作(implementing chips)提供全面性且高度自動化的設計環境。Lynx Design System結合了經生產驗證(production-proven)之RTL-to-GDSII 設計流程及強化生產力之功能，不但能加速晶片開發，同時亦降低新製程節點(process nodes)中所遭遇的設計風險，可有效符合各種不同規模晶片設計公司的需求 |
|
Qcept非光學可視性缺陷檢測系統獲Soitec使用 (2008.12.24)
半導體製造業新型晶圓檢測系統開發商Qcept（Qcept Technologies Inc.）宣布絕緣層上覆矽（SOI）與其他工程基板的供應商Soitec公司，將採用其ChemetriQ 3000非光學可視性缺陷（NVD）檢測系統 |
 |
改變類比與混合信號晶片的設計思維 (2008.03.13)
類比晶片設計一直是晶片設計中最困難、最需要經驗、也最耗時的一項工程，完全得仰賴設計工程人員本身的技術和經驗，時常得使用人工手繪的方式進行電路設計，接著透過許多的量測儀器來調教測試 |
|
Magma發表首套全晶片級混合信號IC設計平台 (2008.03.07)
EDA工具供應商捷碼科技（Magma）於週二（3/4）在台發表了首套全晶片級混合信號設計、分析以及校驗平台--「Titan」。Titan整合了混合信號實施方案、數位實施(digital implementation)、電路模擬(circuit simulation)、晶體管級提取(transistor-level extraction)及校驗，可大幅提高類比設計師的設計效率 |
 |
新世代EDA平台克服IC設計難題 (2004.03.05)
接續上期文章之探討，本文將繼續概述一適用於混合類比、客製化數位、射頻或數位基礎元件迴路訊號之先進混合訊號客製化設計法則。這些種類的設計需要一快速，高矽精度的設計法則 |
|
挑戰深次微米時代之ASIC/SoC設計 (2003.10.05)
在IC製程邁向深次微米與奈米等級發展的趨勢下，SoC與ASIC之設計也開始面臨許多挑戰；本文將探討深次微米/奈米時代晶片設計必須克服的種種瓶頸，以及目前IC服務業者可在此一領域之中扮演的角色 |
|
錙銖必較－奈米設計建構上的需求 (2003.04.05)
奈米等級的IC設計不但所需技術愈趨複雜化，設計的過程中可能遇到的問題也隨著製程的微小化而增加；本文將分析進行奈米級IC設計時，工程師應掌握的關鍵議題與必須面臨的挑戰，並指出目前的技術可克服的瓶頸與未來趨勢的發展 |
|
開發與整合複雜的虛擬元件 (2002.06.05)
成功地將設計重複使用，能夠顯著地提升系統單晶片（SoC）設計的生產力與品質。端末使用者利用預先設計並驗證好的矽智產（Silicon IP），可以有效地降低SoC整合時的風險與時效上的延誤 |
|
驗證工具新時代：Ease-of-Use (2002.04.05)
就產品開發的理念上，Synopsys則會堅持既有的做法，即在開發的過程中便讓客戶密切參與，以滿足切實的需求；身為驗證工具的提供商，他強調唯有在驗證自身工具的完整與實用後，才會推出上市 |
|
透視Formal Verification產品線 (2001.03.05)
在一個以指數成長的市場，這些損失的時間，最後都可以看成是錯失機會的成本... |
|
ASML MaskTools與Mentor Graphics達成合作協議 (1999.12.22)
為了克服半導體設計與「次波長」(sub-wavelength)製造間日益擴大的障礙，ASML MaskTools公司，與Mentor Graphics最近就簽訂了一項合作協議，它將會結合雙方在影像處理設備、軟體和先進製程方面的技術和經驗，並且發展出一套完全整合的製程解決方案，MaskTools是ASML公司獨資擁有的一家關係企業 |
