益华计算机(Cadence)与安谋(ARM)合作推出一个完整的系统级芯片(SoC)开发环境,支持ARM全新的高阶行动IP套装,它采用最新ARM Cortex-A72处理器、ARM Mali-T880 GPU与ARM CoreLink CCI-500快取数据一致互连(Cache Coherent Interconnect;CCI)解决方案。
今天开始供货的是ARM Cortex-A72处理器专属的Cadence参考流程,支持台积公司16奈米FinFET Plus等先进的制程。同?推出的还包括针对ARM Cortex-A72处理器和ARM Mali-T860及具有T880 GPUs的性能ARM Artisan实体IP和ARM POP IP,让设计人员能够达成积极的处理器效能与功耗目标。
Cadence开发环境包括支持ARM高阶行动IP套装的数字与系统至芯片(system-to-silicon)验证工具和IP,能加速复杂、高阶行动设计的上市前置时间。
为了支持这款处理器与ARM行动IP套装,Cadence与ARM合作:
‧透过定义从RTL合成到最终signoff的理想参考流程,使高阶行动市场专属的PPA优化为目标。该流程经过ARM内部的使用考验,包括了Encounter数字设计实现系统、Encounter RTL编译程序、多个Encounter Conformal产品、Tempus时序Signoff解决方案、Quantus QRC萃取解决方案、Voltus IC电源完整性解决方案和实体验证系统。
‧整合Cadence Palladium XP系列与ARM Cortex-A72快速模组,就软硬体协同开发、同步周期精准软硬体侦错支援以及动态功耗分析(Dynamic Power Analysis;DPA)方面,相比于单独模拟功能的解决方案,可使操作系统启动时间加快50倍且执行速度加快10倍,通过现实的软体负荷的功耗和预期效能之间取得平衡。
‧实现Cadence Interconnect Workbench与ARM CoreLink CCI-500之间的整合,使自动产生的测试程序能够符合ARM IP的多种可能组态。这些测试程序用来针对互连子系统执行周期精准的效能分析,使装置效能优化,并加速上市前置时间。
ARM CPU事业群总经理Noel Hurley表示:「ARM Cortex-A72处理器树立了高阶行动体验的新标准,并可望成为行动SoC性能最高的CPU技术。我们一直与Cadence合作,帮助彼此的客户脱颖而出,并且为行动装置提供创新的解决方案。」
Cadence EDA产品策略长暨资深副总裁徐季平表示:「我们与ARM密切合作,运用ARM Cortex-A72处理器,使我们的先进数字设计实现与signoff解决方案、系统级芯片验证工具和IP优化,而且我们已经看到了早期高阶行动客户的丰硕成果。此外,双方合作确保Cadence流程能够让客户整合ARM Mali-T880 GPU与ARM CoreLink CCI-500,在先进制程实现最佳成果。支持最新ARM高阶行动IP套装的Cadence SoC开发环境已经通过严格测试,设计人员可以放心地采用这些新技术。」(编辑部陈复霞整理)