内容包括CMOS制程之主被动组件布局，重点在于模拟电路之布局技巧，与寄生效应对混合讯号式集成电路之影响与分析，并讲解电源线与讯号线分布，与改善噪声影响之技巧。实作环境以HSPICE软件为主，考虑到设计公司期望布局工程师应具备设计基本概念、理解布局方式与寄生效应对电路规格之影响等知识来规划实作内容，并有实务经验的业界工程师来协助实作，藉由基本仿真，了解寄生效应与电路操作所造成之噪声，及对电路产生之影响。

上课时间:每周二及周五18：30～21：30（5/19、5/23、5/26不上课）