CTIMES - EDA

ADI Fusiv技術與ADSL2+匯整平台獲Netopia採用 (2005.09.09)
高效能信號處理應用半導體領導廠商美商亞德諾公司(Analog Devices;ADI)與寬頻閘道器及服務提供軟體市場領導廠商Netopia公司(簡稱NTPA)共同宣佈， Netopia已經採用ADI的Fusiv網路處理器和新的ADSL2+匯整參考平台做為Netopia的MiAVo匯整ADSL2+閘道器的基礎

邁吉倫引進法國Temento Systems之偵錯技術 (2005.09.07)
邁吉倫科技(Magellan Discovery Corporation)引進一專注於研發電子設計技術，及自動測試除錯解決方案之法國Temento Systems之Dialite偵錯工具進入亞洲市場。根據Temento Systems宣佈已成為Synopsys in-Sync Program之一員，增進改善Synopsys Design Compiler FPGA (DC FPGA) Synthesis軟體與DiaLite On-Chip Instrumentation及偵錯工具之間設計流程

明導國際Calibre套件協助設計人員工作執行 (2005.08.31)
明導國際(Mentor Graphics)日前宣佈已將Calibre實體驗證與寄生參數摘取工具整合至Cadence設計輸入環境。隨著Calibre Extracted View加入Calibre Interactive，類比以及類比／混合訊號晶片設計人員現在就能執行後佈局分析和模擬，以便建立精確的奈米晶片模型

ST新款參考設計平台簡化電子電源儀表設計 (2005.08.23)
半導體供應商ST，日前針對電子電源儀表發佈了一款參考設計平台。由於電子能源儀表具備多功能、低成本特性，能讓儀表製造商設計出許多傳統機械式儀表無法實現的功能，因此逐漸在住宅、商業與工業應用中取代傳統的機電式儀表

年度EDA技術論壇 (2005.08.11)

第十三屆EDA及測試研討會暨展覽會 (2005.07.04)
台灣是全球最重要的IC設計重鎮之一，為持續保持產業的優勢地位，台灣的設計工程師必須持續提升其IP開發能力，並與晶圓代工廠建立緊密的合作關係。自1993年以來，台灣的IC產業都會聚集在EDA及測試研討會暨展覽會 (EDA&T)，瞭解EDA與測試產業最新的開發動態

第五屆嵌入式系統研討會暨展覽會 (2005.07.04)
嵌入式系統研討會暨展覽會(ESC-Taiwan)，英文名稱之前為ESC-Asia，是為嵌入式系統開發商而設的全球最具規模的嵌入式技術盛會系列之一。 15年來，這展覽會協助了美國、歐洲和亞洲的工程師提高他們的技術水準

邁吉倫科技FPGA原型驗證先進技術研討會 (2005.06.22)

推動SoC的ESL工具發展現況 (2005.06.01)
使用ESL的設計方式，是近幾年EDA工具開發者一個開發工具的重點方向，當半導體製程推進至奈米等級，嵌入式處理器的應用就相對增多，而嵌入式處理器的應用也會日趨複雜，本文介紹了主要的EDA大廠Synopsys、Cadence、Mentor Graphics於此方面的產品發展

DFT讓SoC“健康檢查”更有效率 (2005.05.05)
當IC逐漸演化成內部電路錯綜複雜的SoC，以往單純的測試程序也跟著高難度了起來；為了提高這道SoC“健康檢查”程序的效率，在前段IC設計中採用可測試性設計（Design for Test；DFT）技術，成為市場接受度越來越高的解決方案

提高IC測試品質的設計策略 (2005.05.05)
奈米製程讓IC測試品質面臨許多新挑戰，本文將介紹各種可用以提高測試品質的可測試設計策略；例如利用可準確產生時脈週期之PLL來進行實速測試，以及全速式記憶體內建自我測試等

Synopsys發表Galaxy IC Compiler設計解決方案 (2005.03.16)
電子設計自動化（EDA）工具大廠新思科技（Synopsys）15日宣布推出新一代實體設計解決方案Galaxy IC Compiler。除在台北舉行全球同步的發表會，並與工研院系統晶片技術中心（STC）簽訂90奈米晶片研發合作備忘錄

鈦思科技將於2月24日開始巡迴設計研討會 (2005.01.31)
鈦思科技，自2005年1月起，特別引進當前全球頂尖且最具盛名之高頻電子設計自動化軟體（EDA）的領導廠商，AWR（Applied Wave Research, Inc.）的所有解決方案，希望讓整合IC、多晶片模組（multi-chip modules）及印刷電路板（PCB）的physical實現與設計

Xilinx Programmable World 2004技術論壇即將開鑼 (2004.10.13)
Xilinx（美商智霖）宣佈將於亞太區舉辦「Programmable World 2004」技術論壇，將介紹多個在可編程系統設計新紀元裡扮演關鍵角色的新產品。「Programmable World 2004」技術論壇從11月9日到18日止

EDA大廠Synopsys宣布在台成立研發中心 (2004.09.22)
國際EDA大廠美商新思科技（Synopsys）宣布在台成立研發中心，該公司預計在三年內投資新台幣8億元，並將研發設計人員由現有的48人擴增至100人。新思台灣區總經理葉瑞斌指出，與其他國家相較，台灣因半導體產業基礎而有相當的競爭優勢，對該公司產品具加值效果，加上IC設計人力素質高，因此決定在台灣成立研發中心

IEEE為統一新EDA語言成立專門工作組 (2004.07.22)
IEEE日前宣佈，爲了統一目前正在開發Verilog-HDL（IEEE 1364）下一版本的2項活動、即“IEEE 1364升級版（IEEE P1364）”與“SystemVerilog（IEEE P1800）”，已在IEEE標準委員會（IEEE-SA）Corporate Initiative中成立了專門工作組

Cadence推出Allegro Design Workbench新軟體套件 (2004.07.07)
益華電腦發表Cadence Allegro新產品系列Allegro Design Workbench軟體套件，這項系統整合設計平台運用了MatrixOne的產品生命週期管理技術，可以提升工程生產力達百分之五十。藉由Cadence益華電腦與MatrixOne聯盟，整個設計鏈中的設計工程師們均可運用Allegro Design Workbench整合技術

新世代EDA工具挑戰混合信號設計 (2004.07.01)
許多數位通訊系統，同時包含了緊密整合的射頻（RF），類比/混合信號和數位訊號處理（DSP）功能，而這些功能因為含有射頻載波，使得不易使用傳統的暫態模擬。本文的目的是提供可解決以上問題的EDA工具ADVance MS RF（簡稱ADMS）之介紹，並且使用範例來說明此一工具在性能和實用性上所帶來的好處

Mentor 推出Catapult C Synthesis演算法合成工具 (2004.06.26)
Mentor Graphics推出Catapult C Synthesis，能利用無時間性C++語言 (untimed C++) 產生高品質暫存器轉移層級 (RTL) 描述的演算法合成工具，速度最快可達到傳統人工方式的20倍。有了Catapult C Synthesis，設計人員就能大幅減少RTL的實作時間，改善設計流程的可靠性，同時將硬體縮小

日本TOOL公司率先支援光罩設計新格式OASIS (2004.06.16)
在日本舉辦的設計自動化會議（Design Automation Conference，DAC）上，日本TOOL公司率先推出支援光罩設計資料新格式OASIS（Open Artwork System Interchange Standard）的瀏覽器產品 - LAVIS