 |
Cadence推出全新台积电N16毫米波叁考流程 加速5G射频设计 (2022.11.18)
益华电脑(Cadence Design Systems, Inc.）宣布，Cadence 射频积体电路(RFIC)解决方案支持台积电的N16RF设计叁考流程和制程设计套件（PDK），助力加速下一代行动、5G和汽车应用。Cadence和台积电之间的持续合作，使共同的客户能够使用支持台积电N16RF毫米波半导体技术的Cadence解决方案进行设计 |
 |
以模型为基础的设计方式改善IC开发效率 (2022.04.25)
以模型为基础的设计开发，在Simulink建立模型并模拟混和讯号IC设计、受控体和微机电系统（MEMS），本文展示马达和感测器的范例。 |
|
Cadence与台积电紧密合作3D-IC发展 加速多晶片创新 (2021.11.08)
Cadence Design Systems, Inc.宣布正与台积电紧密合作加速 3D-IC 多晶片设计创新。作为合作的一部分，Cadence Integrity 3D-IC 平台是业界第一个用于 3D-IC 设计规划、设计实现和系统分析的完整统一平台，支持台积电 3DFabric 技术，即台积电的 3D 矽堆叠和先进封装的系列技术 |
 |
Cadence推出下一代Virtuoso平台 (2016.04.11)
全球电子设计创新厂商益华电脑（Cadence）推出下一代Virtuoso平台，可为设计人员提供10倍的跨平台效能与容量提升。此平台包含在Cadence Virtuoso类比设计环境（Virtuoso Analog Design Environment, ADE）中新增技术，并为Cadence Virtuoso布局套件提供增强功能，以因应汽车安全、医疗装置与物联网（IoT）应用等需求 |
|
Cadence益华计算机运用EAD专属的全新Virtuoso大幅加速芯片设计 (2013.07.22)
台湾新竹 — 为客制IC实现更高的设计团队生产力与电路效能，益华计算机(Cadence Design Systems)今天发表开创性为客制设计方法所设计的Virtuoso Layout Suite EAD (Electrically Aware Design) |
|
Cadence推出台积90奈米RF制程设计套件 (2007.01.05)
电子设计与创新厂商Cadence益华计算机与台湾集成电路制造股份有限公司(TSMC)宣布，针对全新Cadence Virtuoso客制化设计平台，推出专属的台积公司的90奈米RF制程设计套件(PDK) |
|
CADENCE、IBM以及RISING共同合作 (2005.02.19)
Cadence益华计算机与广晟微电子公司(Rising Microelectronics)宣布广晟微电子的SCDMA/GSM 双模式 (1.8GHz SCDMA 及 900MHz GSM) 射频收发(transceiver) IC已经开始进行送样 (sampling)。这款收发IC是以Cadence Virtuoso 客制化设计及Encounter数字IC 设计平台所设计，并采用IBM最先进的0.18um BiCMOS 7WL制程，而其制程设计套件(PDK)则是IBM针对Virtuoso技术所进行开发与验证 |
|
Cadence与联华电子合作推出模拟参考流程 (2004.04.28)
联华电子与Cadence益华计算机共同宣布，双方已经针对日趋复杂的混合信号设计，合作推出模拟参考流程。Cadence益华计算机Virtuoso平台参考流程已通过联华电子0.18微米混合信号CMOS制程验证 |
|
Cadence益华计算机优化Virtuoso平台 (2004.03.01)
Cadence益华计算机宣布已经对Virtuoso客制化设计平台进行优化，新增芯片整合流程，并搭配最新版的Virtuoso Chip Editor。结合这些解决方案之后，设计人员就可以从整个客制化的角度，而跨越模拟、客制数字、射频、内存/数组，以及数字标准组件（standard cell）等多个设计领域，进行全尺寸实体整合的作业 |
