瀏覽人次:【2022】
活動目的 Niosâ Soft-Core嵌入式處理器設計大賽目的在於增强學生對嵌入式處理器的興趣並提高他們的設計、創作能力, 由此促進可編程單晶片系統 ( SOPC )設計的發展。 有關Nios嵌入式處理器 Altera的Nios II系列軟式核心嵌入式處理器是為可編程邏輯和可編程晶片系統(SOPC)整合而最佳化的。開發者可以選用三種Nios II核心和多種FPGA系列元件,適用更大範圍的性能和價格 。Nios II核心是通用的RISC處理器,能和用戶邏輯相結合,編程至Altera FPGA中。處理器具有32位元指令集,32位元資料通道和可配置的指令及資料緩衝。Nios 嵌入式處理器在用於Altera PLD和HardCopy®元件中是免授權費的。對於OEM應用的ASIC則需要收取額外的費用。詳細情況,請瀏覽 www.altera.com/nios。 參賽資格 凡就讀於全國大專院校日夜間部或研究所非畢業班的在學學生均有資格報名參加。Altera公司或茂綸公司員工及其直系親屬(包括父母、子女或配偶)均不得參加。參賽者可以個人或小組名義參賽(小組組員最多不超過三位)。 報名及參賽文稿提交 1. 主辦單位由2006年4月1日至4月17日接受參賽者報名參賽,參賽者可獲得Altera Nios 嵌入式處理器免費課程。採email報名方式或可透過 傳真將參賽報名表,連同簽妥的著作權准許公開書(含指導教授與參賽報名表者親筆簽名)寄到 nios@gfec.com.tw 信箱, 或者傳真到886-2-89132277即可。 2. 參賽者須於2006年6月16日或之前,提交Nios 設計大賽參賽作品表,包括設計摘要、系統方塊圖等。每個參賽者或小組組員最多三位),可提交多份參賽作品,但每份參賽作品必須附原參賽報名表並請同時以email及郵寄方式,寄回參賽作品表格、設計摘要、方塊圖及電路圖。
|