 |
新思科技成功完成台積電7奈米FinFET製程IP組合投片 (2017.09.19)
新思科技今日宣布針對台積電7奈米製程技術，已成功完成DesignWare 基礎及介面PHY IP組合的投片。與16FF+製程相比，台積電7奈米製程能讓設計人員降低功耗達60%或提升35%的效能 |
|
芯原Vivante VIP8000神經網路處理器IP每秒可提供超過3 Tera MAC (2017.05.04)
晶片設計平臺即服務（Silicon Platform as a Service，SiPaaS）供應商芯原公司推出一款電腦視覺和人工智慧應用的高度可擴展和可程式設計的處理器VIP8000。它每秒可提供超過3 Tera MAC，功耗效率高於1.5 GMAC /秒/毫瓦，為最小面積的採用16FF製程技術的處理器 |
|
Cadence獲得台積公司7nm製程技術認證 (2017.04.06)
Cadence已就採用7nm製程節點的旗艦DDR4 PHY成功下線，並持續為台積公司7nm製程開發完整設計IP組合
益華電腦(Cadence)宣佈與台積公司(TSMC)取得多項合作成果，進一步強化針對行動應用與高效能運算(HPC)平台上7nm FinFET設計創新 |
|
創意電子宣布LPDDR4 IP進度 重申致力研發DDR3/4 DIMM應用 (2016.03.18)
彈性客製化 IC及混合訊號 IP 廠商創意電子（GUC）新增兩款16奈米製程IP：LPDDR3/4 PHY/Controller IP，分別採用台積電（TSMC）16FF+及16FFC製程。此外，公司也重申努力投入持續成長的 DIMM 市場，計畫在今年完成 DIMM 最佳化 DDR3/4 PHY/Controller IP 設計定案 |
|
Xilinx高階FinFET FPGA: 16奈米 Virtex UltraScale+元件出貨 (2016.02.01)
美商賽靈思（Xilinx）宣布已將Virtex UltraScale+ FPGA供貨給首家客戶，此產品為採用台積公司16FF+製程的高階FinFET FPGA。賽靈思積極接觸超過百餘家使用UltraScale+系列產品與設計工具的客戶，並將元件和／或主機板出貨給其中六十多家客戶 |
|
Cadence數位與客製/類比工具通過台積電10nm FinFET製程認證 (2015.04.13)
益華電腦（Cadence）的數位與客製/類比工具軟體已通過TSMC台積公司最新10奈米FinFET製程技術的設計參考手冊（Design Rule Manual, DRM）與SPICE模型認證。
Cadence客製/類比和數位設計實現與signoff工具已獲台積電高效能參考設計認證，能夠為客戶提供在10nm FinFET製程上最快速的設計收斂 |
