 |
Ansys获台积2024年合作夥伴奖 助加速 AI、HPC 和矽光子IC 设计 (2024.11.05)
表彰在AI、HPC 和矽光子系统的卓越设计支援方面，Ansys获 TSMC 2024 年开放创新平台 (OIP) 年度合作夥伴奖。该奖在表扬台积电 OIP 生态系合作夥伴，及其对下一代 3D 积体电路 (3D-IC) 设计和实现的创新贡献 |
|
英特尔晶圆代工达新里程 2025年将进行次世代客户端及伺服器晶片生产 (2024.08.07)
英特尔宣布基於Intel 18A制程的AI PC客户端处理器Panther Lake和伺服器处理器Clearwater Forest已经完成制造并成功通电、启动作业系统。英特尔在流片後两个季度内达成这项里程碑，两款产品将按计划於2025年开始量产 |
|
imec助推欧洲晶片法 2奈米晶片试验将获25亿欧元投资 (2024.05.26)
比利时微电子研究中心(imec)於本周举行的2024年全球技术论坛（ITF World 2024)，宣布即将推出奈米晶片（NanoIC）试验制程。鉴於欧盟《晶片法案》的发展愿景，该试验制程致力於加速创新、驱动经济成长，并强化欧洲半导体生态系 |
|
imec推出首款2奈米制程设计套件 引领设计路径探寻 (2024.03.11)
於日前举行的2024年IEEE国际固态电路会议（ISSCC）上，比利时微电子研究中心（imec）推出一款开放式制程设计套件（PDK），该套件配备一套由EUROPRACTICE平台提供的共训练程式 |
|
是德、新思与Ansys推出台积电4nm RF FinFET制程叁考流程 (2023.10.05)
是德科技、新思科技和宣布，为台积电最先进的4奈米射频FinFET制程技术TSMC N4P RF，推出全新的叁考设计流程。此叁考流程基於Synopsys客制化设计系列家族 (Synopsys Custom Design Family)，并整合了Ansys多物理平台，为寻求具有更高预测准确度和生产力的开放式射频设计环境的客户，提供完整的射频设计解决方案 |
 |
晶背供电技术的DTCO设计方案 (2023.08.11)
比利时微电子研究中心（imec）于本文携手矽智财公司Arm，介绍一种展示特定晶背供电网路设计的设计技术协同优化（DTCO）方案，其中采用了奈米矽穿孔及埋入式电源轨来进行晶背布线 |
|
台积电北美技术论坛揭示全新技术发展 (2023.04.27)
台积电於今日（美国当地时间为26日）在美国加州圣塔克拉拉市举举办2023年北美技术论坛，会中揭示其最新技术发展，包括2奈米技术进展及先进的3奈米技术家族新成员，以提供广泛的技术组合满足客户多样化的需求 |
|
Cadence推出全新台积电N16毫米波叁考流程 加速5G射频设计 (2022.11.18)
益华电脑(Cadence Design Systems, Inc.）宣布，Cadence 射频积体电路(RFIC)解决方案支持台积电的N16RF设计叁考流程和制程设计套件（PDK），助力加速下一代行动、5G和汽车应用。Cadence和台积电之间的持续合作，使共同的客户能够使用支持台积电N16RF毫米波半导体技术的Cadence解决方案进行设计 |
|
新思联合安矽思与是德 针对台积电制程加速5G/6G SoC设计 (2022.11.08)
为满足 5G/6G系统单晶片(SoC)对效能和功耗的严格要求，新思科技、安矽思科技与是德科技宣布推出用於台积公司 16 奈米FinFET精简型(16FFC) 技术的全新毫米波(mmWave)射频 (RF)设计流程 |
|
Cadence数位与客制/类比流程 获台积电N4P和N3E制程技术认证 (2022.11.03)
益华电脑(Cadence Design Systems, Inc.)宣布，Cadence数位与客制/类比设计流程，通过台积电N4P与N3E制程认证，支持最新的设计规则手册(DRM)与FINFLEX技术。Cadenc为台积电N4P和 N3E 制程提供了相应的制程设计套件 (PDK)，以加速先进制程行动、人工智慧和超大规模运算的设计创新 |
|
Ansys、新思与是德为台积电 16FFC制程开发全新毫米波射频设计流程 (2022.11.02)
为满足 5G/6G SoC 严格的性能和功耗需求，Ansys 、新思科技（Synopsys）和是德科技（Keysight）宣布推出针对台积电 16nm FinFET Compact （16FFC）技术的全新毫米波（mmWave）射频（RF）设计流程 |
|
英特尔晶圆代工服务成立联盟 在云端实现设计 (2022.06.29)
英特尔晶圆代工服务（IFS）宣布下个阶段的加速器生态系计画。IFS云端联盟（IFS Cloud Alliance）将在云端实现安全的设计环境，透过利用巨量随选运算的力量，改善代工客户的设计效率，同时加速产品上市时间 |
|
格罗方德推新一代矽光解决方案 并强化业界合作 (2022.03.11)
格罗方德司正与包括 Broadcom、Cisco Systems、Marvell 和 NVIDIA 的业界领导厂商，以及包括 Ayar Labs、Lightmatter、PsiQuantum、Ranovus 和 Xanadu 的突破性光子领导厂商合作，以提供创新、独特、功能丰富的解决方案，解决现今资料中心面临的某些最大挑战 |
|
GF推出首款矽光平台Fotonix 解决资料量骤增并大幅降低功耗 (2022.03.10)
格罗方德（GF）今日宣布，公司正与包括 Broadcom、Cisco Systems, Inc、Marvell和NVIDIA的业界领导厂商，以及包括Ayar Labs、Lightmatter、PsiQuantum、Ranovus和Xanadu的突破性光子领导厂商合作，以提供创新、独特、功能丰富的解决方案，解决现今资料中心面临的某些最大挑战 |
|
西门子与联华电子合作开发BCD技术平台制程设计套件 (2022.02.17)
西门子数位化工业软体与联华电子（UMC）近日达成合作，共同开发适用於联华电子110nm和180nm BCD技术平台的制程设计套件（PDK）。
联华电子为全球半导体晶圆专工业的领导者，专注於逻辑和特殊技术 |
|
3D SoC与晶背互连技术合力杀出重围 (2022.01.21)
新一代的高效能系统正面临资料传输的频宽限制，也就是记忆体撞墙的问题，运用电子设计自动化与3D制程技术.... |
|
Cadence数位、客制与类比流程 获台积电3奈米和4奈米制程认证 (2021.11.11)
Cadence Design Systems, Inc.宣布，其数位和客制/类比流程已获得台积电 N3 和 N4 制程技术的认证，以支持最新的设计规则手册 (DRM)。 Cadence 和台积电双方持续的合作，为台积电 N3 和 N4 制程提供了相应的制程设计套件 (PDK)，以加速行动、人工智慧和超大规模运算的创新 |
|
西门子Aprisa布局和绕线方案 获GlobalFoundries 22FDX平台认证 (2021.09.23)
西门子数位化工业软体旗下的Aprisa 布局和绕线解决方案，近日获得GlobalFoundries(GF)的 22FDX平台认证。双方公司将协同合作，将 Aprisa 支持技术纳入 GF 制程设计套件 (PDK)，以协助共同客户充分利用 22FDX 平台优势 |
|
新思数位与客制化设计平台获台积电3奈米制程技术认证 (2021.06.22)
针对台积电最先进3奈米制程技术，新思科技的数位与客制化解决方案已通过台积电最新设计参考流程(design-rule manual，DRM)及制程设计套件(process design kits)的认证。植基于多年来的广泛合作关系 |
|
格罗方德提升物联网及穿戴装置创新 发挥22FDX平台自适基体偏压功能 (2020.10.20)
特殊工艺半导体商格罗方德（GF）近日在其主办的全球技术论坛(GTC)欧洲、中东和非洲(EMEA)场次中宣布，将通过先进的22FDX平台专门的自适基体偏压(ABB，Adaptive Body Bias)功能，进一步推进物联网(IoT)和穿戴式装置市场的创新 |
