課程內容：今年台大嚴慶齡工業研究中心特別為已擁有基礎硬體描述語言(HDL)概念的技術人員開設數位積體電路合成與實作課程。

本課程乃利用Verilog HDL及數位邏輯設計能力為基礎，來教授學員進階HDL的設計原則與數位積體電路合成(synthesis)要領。課程內容除了包括進階HDL撰寫技巧、電路合成與模擬，並教授TCL語言來設計script以加速合成流程，課程也將介紹設計高效能低功率數位系統時可能遭遇的問題與解決方案，同時課程中亦特地加強目前最新的信號及電源完整性(Signal/Power Integrity)的設計概念。

選修本課程的學員將可提升對數位電路晶片合成與系統設計的能力，用有效率的HDL來完成VLSI之進階數位電路設計。歡迎任職於半導體產業暨相關業者之在職人員或有相關技術需求者報名參加，希望學員能利用台大一流師資與環境，透過本課程學習數位積體電路合成與實作技巧，進而設計且合成出實用且有效率的數位SOC晶片。