![](/icon/objclass/news_icon.gif) |
新思科技與台積電合作 在N3製程上運用從探索到簽核的一元化平台 (2023.11.02) 新思科技近日宣佈擴大與台積公司的合作,並利用支援最新3Dblox 2.0標準和台積公司3DFabric技術的全面性解決方案,加速多晶粒系統設計。新思科技多晶粒系統解決方案包括3DIC Compiler,這是一個從探索到簽核一元化的平台,可以為產能與效能提供最高等級的設計效率 |
![](/icon/objclass/news_icon.gif) |
新思科技針對台積電N5A製程技術 推出車用級IP產品組合 (2023.10.17) 新思科技宣布針對台積公司的N5A製程,推出業界範圍最廣的車用級介面與基礎IP產品組合。新思科技與台積公司攜手達成車用SoC長期運作的可靠性與高效能運算要求,協助帶動次世代以軟體定義車輛的產業發展 |
![](/icon/objclass/news_icon.gif) |
新思科技針對台積電3奈米製程 運用廣泛IP產品組合加速先進晶片設計 (2023.07.27) 新思科技針對台積公司的N3E製程,利用業界最廣泛的介面 IP產品組合,推動先進晶片設計全新潮流。橫跨最為廣泛使用的協定,新思科技IP產品組合在多個產品線的矽晶設計,提供領先業界的功耗、效能與面積(PPA)以及低延遲 |
![](/icon/objclass/news_icon.gif) |
是德加入台積電開3DFabric聯盟 加速3DIC生態系統創新 (2023.05.17) 是德科技(Keysight Technologies Inc.)日前宣布加入台積電(TSMC)開放式創新平台(OIP)3DFabric聯盟。該聯盟由台積電於近期成立,旨在加速3D積體電路(IC)生態系統的創新和完備性,並專注於推動矽晶和系統級創新的快速部署,以便使用台積電的3DFabric技術,開發下一代運算和行動應用 |
![](/icon/objclass/news_icon.gif) |
Ansys和台積電合作 針對無線晶片提供多物理場設計方法 (2022.07.04) Ansys和台積電(TSMC)合作針對台積電N6製程技術,開發台積電N6RF設計參考流程(Design Reference Flow)。參考流程運用Ansys RaptorX、Ansys Exalto、Ansys VeloceRF、和Ansys Totem等Ansys多物理場模擬平台,針對設計射頻晶片提供經過驗證的低風險解決方案 |
![](/icon/objclass/news_icon.gif) |
是德攜手新思支援台積電N6RF設計參考流程 滿足射頻IC需求 (2022.06.23) 是德科技(Keysight Technologies Inc.)日前宣布其Keysight PathWave RFPro與新思科技(Synopsys)Custom Compiler設計環境整合,可支援台積電(TSMC)最新的N6RF設計參考流程。
對於積體電路(IC)設計人員來說,EDA工具和設計方法至關重要 |
![](/icon/objclass/news_icon.gif) |
新思針對台積電N6RF製程 推出最新RF設計流程 (2022.06.23) 因應日益複雜的RFIC設計要求,新思科技(Synopsys)宣佈針對台積公司N6RF製程推出最新的RF設計流程,此乃新思科技與安矽斯科技(Ansys)和是德科技(Keysight)共同開發的最先進RF CMOS技術,可大幅提升效能與功耗效率 |
![](/icon/objclass/news_icon.gif) |
新思SiliconSmart元件庫獲台積電先進製程認證 (2022.01.17) 新思科技SiliconSmart元件庫特性(library characterization)解決方案已獲得台積公司N5、N4和N3製程技術的認證。作為新思科技融合設計平台一環,該解決方案具備了支援先進節點的單位元件庫特性所需的強化功能,能加速行動/5G、高效能運算、人工智慧 (AI)、汽車、互聯網(IoT)網路以及航太和國防應用的數位實作 |
![](/icon/objclass/news_icon.gif) |
AWS為三種資料分析服務推出無伺服器功能 (2021.12.06) AWS為三項資料分析服務推出無伺服器功能,客戶無需配置、擴展或管理底層基礎設施,即可分析任何規模的資料。Amazon Redshift Serverless可在幾秒鐘內自動設定和擴展資源,讓客戶無需管理資料倉庫叢集,即可以PB級資料規模執行高效能分析工作負載 |
![](/icon/objclass/news_icon.gif) |
Ansys獲台積電2021年度開放創新平台(OIP)合作夥伴獎 (2021.11.28) Ansys宣布,獲兩項台積電(TSMC)2021年度開放創新平台(Open Integration Platform;OIP)合作夥伴獎,包括共同開發4奈米(nm)設計基礎架構和共同開發3DFabric設計解決方案。
年度共同夥伴獎肯定台積電開放創新平台 (OIP) 生態系統合作夥伴在過去一年對支援新世代設計的卓越貢獻 |
![](/icon/objclass/news_icon.gif) |
Cadence數位、客製與類比流程 獲台積電3奈米和4奈米製程認證 (2021.11.11) Cadence Design Systems, Inc.宣布,其數位和客製/類比流程已獲得台積電 N3 和 N4 製程技術的認證,以支持最新的設計規則手冊 (DRM)。Cadence 和台積電雙方持續的合作,為台積電 N3 和 N4 製程提供了相應的製程設計套件 (PDK),以加速行動、人工智慧和超大規模運算的創新 |
![](/icon/objclass/news_icon.gif) |
新思擴大與台積電策略合作 擴展3D系統整合解決方案 (2021.11.05) 新思科技宣佈擴大與台積公司的策略技術合作以實現更好的系統整合,並因應高效能運算(high-performance computing,HPC) 應用所要求的效能、功耗和面積目標。透過新思科技的3DIC Compiler平台,客戶能有效率地取得以台積公司3DFabric為基礎的設計方法,從而大幅提升高容量的3D系統設計 |
![](/icon/objclass/news_icon.gif) |
Ansys與台積電合作 防止3D-IC電子系統過熱 (2021.10.28) 台積電(TSMC)和Ansys合作,針對採用TSMC 3DFabric建構的多晶片設計打造全面的熱分析解決方案。該解決方案應用於模擬包含多個晶片的3D和2.5D電子系統的溫度,縝密的熱分析可防止這些系統因過熱而故障,並提高其使用壽命的可靠性 |
![](/icon/objclass/news_icon.gif) |
Cadence數位流程優化3nm設計 獲頒台積電OIP客戶首選獎 (2021.03.10) 電子設計商益華電腦(Cadence Design Systems, Inc.)宣布,Cadence以論文題目「台積電3奈米設計架構之優化數位設計、實現及簽核流程」,榮獲台積電開放創新平台(OIP)生態系統論壇頒發的客戶首選獎(Customers' Choice Awards).該論文由Cadence數位及簽核事業部研發副總裁羅宇鋒(Yufeng Luo)發表於2020年台積電北美OIP生態系統論壇 |
![](/icon/objclass/news_icon.gif) |
Cadence獲2020年四項台積電開放創新平台合作夥伴大獎 (2020.11.04) 益華電腦(Cadence Design Systems, Inc.) 宣布,其因矽智財與電子設計自動化解決方案,榮獲台積電頒發四項開放創新平台 (OIP) 年度合作夥伴大獎。Cadence因與台積電共同開發3奈米設計架構、三維積體電路(3DIC)設計生產解決方案、以及雲端時序簽核設計解決方案與數位訊號處理器(DSP)矽智財而獲認可表彰 |
![](/icon/objclass/news_icon.gif) |
Mentor獲兩項台積電OIP年度合作夥伴獎 (2020.11.04) Mentor, a Siemens Business近日憑藉其EDA解決方案,獲得由台積電(TSMC)頒發的兩項2020年度OIP合作夥伴獎。該獎項旨在表彰Mentor等台積電開放創新平台(OIP)生態系統的合作夥伴,在過去一年為實現下一世代晶片級系統(SoC)及三維積體電路(3DIC)設計所做的傑出貢獻 |
![](/icon/objclass/news_icon.gif) |
助開發3奈米製程 Ansys獲雙項台積電開放創新平台合作夥伴獎 (2020.10.26) Ansys宣布獲頒雙項台積電(TSMC)年度開放創新平台 (Open Integration Platform;OIP)合作夥伴獎。Ansys的多物理場模擬解決方案支援台積電世界級3奈米製程和高度複雜的三次元積體電路(3D-IC)先進封裝技術,幫助共同客戶加速設計智慧型手機、高效能運算、車載和物聯網 |
![](/icon/objclass/news_icon.gif) |
Cadence GDDR6 IP產品獲台積電N6製程認證 (2020.10.12) 電子設計大廠益華電腦(Cadence Design Systems, Inc.)宣佈,其GDDR6 IP獲得台積電6奈米製程(N6)矽認證,可立即用於N6、N7與還有即將到來的N5製程技術。GDDR6 IP由Cadence PHY和控制器設計IP與驗證IP(VIP)所組成,目標針對超高頻寬的記憶體應用,包括超大型運算、汽車、5G通訊及消費性電子,特別有關於人工智慧/機器學習(AI/ML)晶片中的記憶體介面 |
![](/icon/objclass/news_icon.gif) |
Cadence IC封裝參考流程 獲得台積電最新先進封裝技術認證 (2020.09.16) 益華電腦(Cadence Design Systems)宣佈,Cadence工具取得台積電最新 InFO 與CoWoS先進封裝解決方案認證,即以RDL為基礎的整合扇出型封裝InFO-R,與採用矽晶中介層(Silicon Interposer)封裝技術的CoWoS-S |
![](/icon/objclass/news_icon.gif) |
Mentor通過台積電最新3奈米製程技術認證 (2020.09.11) Mentor,a Siemens business近期宣佈旗下多項產品線和工具已獲得台積電(TSMC)最新的3奈米(N3)製程技術認證。
台積電設計建構管理處資深處長Suk Lee表示:「此次認證進一步突顯了Mentor為雙方共同客戶以及台積電生態系統所創造的價值 |