 |
以SystemVerilog语言提升EDA工具设计产能 (2006.04.07)
SystemVerilog目前已经渐渐成为设计与验证的主流语言，许多厂商在其产品设计中都采用这样的标准。目前全球估计已有超过150家厂商采用SystemVerilog，而许多先进设计与验证工程师也开始在standardization process中使用此种语言 |
 |
以SystemVerilog语言提升EDA工具设计产能 (2006.04.01)
SystemVerilog目前已经渐渐成为设计与验证的主流语言，许多厂商在其产品设计中都采用这样的标准。目前全球估计已有超过150家厂商采用SystemVerilog，而许多先进设计与验证工程师也开始在standardization process中使用此种语言 |
 |
MPEG4/H.264/AVC视频压缩国际标准班 (2005.09.20)
本课程中我们将会对基本的视讯处理以及过去的压缩技术作一简介，使对此一领域不很熟悉的同学可以入门，然后我们再针对H.264的编码算法进行深入浅出的解说，其中包括基本架构，Intra 预测，移动估测与补偿，编码模式选择，数据量化,数据编码,去方格法等进行解说,并且说明可能可以在演算上减少运算以及加速的地方 |
|
SoC芯片测试策略 (2005.09.05)
SoC芯片的测试已成为一项研发项目，所引发的问题也日渐增加。当制程与芯片能达到比较好的特性时，便能选择较低成本的测试方案。因此，制造者在高阶和中阶SoC测试机方面，便可选择回路测试的配备，而不必因为DUT上只有少数的高速接脚，便被迫使用昂贵的解决方案 |
|
推动SaC的ESL工具发展现况 (2005.06.01)
使用ESL的设计方式，是近几年EDA工具开发者一个开发工具的重点方向，当半导体制程推进至奈米等级，嵌入式处理器的应用就相对增多，而嵌入式处理器的应用也会日趋复杂，本文介绍了主要的EDA大厂Synopsys、Cadence、Mentor Graphics于此方面的产品发展 |
|
DFT让SoC“健康检查”更有效率 (2005.05.05)
当IC逐渐演化成内部电路错综复杂的SoC，以往单纯的测试程序也跟着高难度了起来；为了提高这道SoC“健康检查”程序的效率，在前段IC设计中采用可测试性设计（Design for Test ；DFT）技术，成为市场接受度越来越高的解决方案 |
|
从MATLAB看SoC设计途径 (2005.04.11)
过去几年中，SoC还是个让业界摸索其定义和作法的阶段，然而，这个阶段很显然已经跨越，没有多少人怀疑今日的芯片设计必须有系统化的架构与能力了。现阶段IC设计业者所关注的问题已经转向：如何以又快又好的方式来发展SoC芯片 |
|
Logic Design(Verilog RTL+Synthesis+Verification+实作 (2004.12.10)
(1)Introduction Verilog code--HDL的基本概念 (2)基本Verilog 描述--如何用Verilog写出一个简单的电路 (3)合成 (4)高阶Verilog描述--使用DesignWare来设计﹔如何用Verilog写出一个系统电路 (5)H |
 |
Cypress发表支持双LA-1接口的最高效能NSE (2004.08.16)
Cypress Semiconductor日前推出Ayama 20000系列网络搜索引擎(NSE)组件样本。Ayama 20000系列NSE接口已通过网络处理论坛(Networking Processing Forum, NPF)的LA-1规格认证，能支持各种商业网络处理器(NPU)，其中包括英特尔公司的IXP2400/IXP2800/IXP2850、以及AMCC的nP3700 |
|
Tensilica以C程序代码产生优化可程序RTL引擎 (2004.07.12)
Tensilica日前宣布该公司已在设计自动化领域取得一项重要突破，利用公司新的XPRES (Xtensa PRocessor Extension Synthesis) 编译程序从标准C程序代码自动产生优化的可配置组态处理器设计 |
|
抽象思考的力量 (2004.07.05)
笔者最近和几位年轻的电子工程师聊天，话题大都集中在「如何发挥自己的潜力？」上。这些年轻人的年纪在25～35岁之间，他们面对目前台湾电子产业的外移、国际市场的激烈竞争、电子技术的一日千里、个人经济和生存的压力...等问题时，都表露了彷徨无助的面孔 |
|
新世代EDA工具挑战混合讯号设计 (2004.07.01)
许多数位通讯系统，同时包含了紧密整合的射频（RF），类比/混合信号和数位讯号处理（DSP）功能，而这些功能因为含有射频载波，使得不易使用传统的暂态模拟。本文的目的是提供可解决以上问题的EDA工具ADVance MS RF（简称ADMS）之介绍，并且使用范例来说明此一工具在性能和实用性上所带来的好处 |
|
崁入式系统之验证与最佳化 (2004.06.01)
嵌入式设计在SoC时代的重要性与重要性日益提升，EDA设计工具所扮演的角色也越加吃重，透过不同功能性的工具，提供设计者一个直接与综合的环境，包含建构设计平台、验证与分析来精简崁入式系统，以解决开发软体/硬体时各阶段所遭遇的问题 |
|
新时代逻辑运算解决方案──PLD (2004.05.05)
对于大多数的系统设计者而言，可利用许多方式来建置逻辑功能，离散逻辑只是解决设计问题的其中一个选项；而可程式化逻辑元件的问世，为IC设计业者提供了一个更具弹性的选择 |
|
使用SoPC Builder提升系统性能之概述 (2004.04.05)
SoPC代表一种新的系统设计技术，可以将硬件系统（包括微处理器、内存、外围接口电路及用户逻辑电路）以及软件设计，都放至单一个可规划芯片中。本文将介绍SoPC Builder与其提供系统性能的技术论述 |
|
以单一平台工具解决SoC设计验证难题 (2004.04.05)
(圖一)明导国际亚太地区总裁杨正义
在IC设计走向SoC（系统单晶片）的趋势之下，解决晶片设计流程中因类比（Analog）与混合讯号（Mixed Signal）比重日益提高所带来的功能验证（Verification）难题 |
|
Mentor Graphics供应ADVance MS 4.0 (2004.02.16)
明导国际（Mentor Graphics）于9日宣布开始供应ADVance MS（ADMS）4.0版，这套工具新增加对于SystemVerilog和System语言的支持，使其市场地位再度加强，成为具延展性的混合讯号功能验证平台 |
|
SoC系统级设计方法 (2004.02.05)
半导体业界认为可以将整个系统整合到单一模型之中时，IP平台设计为重点之一，而其研发关键在于平台须可区分差异性的元素，包括先进的系统模型和验证环境。本文重点为SoC的系统模型是如何设计和提供附加价值给软件开发者，并提供早期的虚拟原型（prototype），使IP更弹性的嵌入到设计工具中 |
|
IP Qualification Guidelines 为SIP质量把关 (2003.11.05)
SIP组件的流通与重复使用，是缩短SoC研发时程与降低成本的重要关键，而为达成以上目标，建立一套SIP标准规范做为交易时可依循的质量评定原则，成为一个重要的课题。本文将由工研院甫于九月底公布的台湾硅智财质量规范谈起，分析目前SIP市场在流通与交易上仍待克服的问题 |
|
从软件转型韧体工程师之路 (2003.11.01)
目前计算机软件需求锐减，嵌入式系统却起而代之。大多数软件工程师现在都陷入必须转型的困境，但是要向何处转型呢？除了放弃程序设计的生涯以外，转往嵌入式系统成为「韧体工程师」，似乎成为唯一的一条路 |
IEEE1394是一种能让计算机与接口设备之间相互链接沟通的共同接口标准。如此迅速有效率的传输速度，便时常应用在连接讯号传输密度高、传输量大的接口设备。
