 |
Cadence推出業界首款加速數位雙生平台Millennium (2024.02.22)
益華電腦(Cadence Design Systems, Inc.)宣布，推出Cadence Millennium企業多物理場平台，這是業界首款用於多物理場系統設計和分析的硬體/軟體(HW/ SW)加速數位雙生解決方案。
Cadence瞄準了提高性能和效率可獲得的巨大助益與商機，推出第一代Millennium M1 平台專注於加速高擬真運算流體動力學 (CFD)的模擬能力 |
|
Toppan Photomask與IBM簽署EUV光罩研發協議 推進2奈米技術 (2024.02.14)
半導體光罩供應商Toppan Photomask宣布，已與IBM就使用極紫外(EUV)光刻技術的2奈米(nm)節點邏輯半導體光罩的聯合研發達成協議。該協議尚包含開發用於下一世代半導體的高NA EUV光罩 |
|
群聯採Cadence Cerebrus AI驅動晶片最佳化工具 加速產品開發 (2024.01.31)
群聯電子日前已成功採用Cadence Cerebrus智慧晶片設計工具(Intelligent Chip Explorer)和完整的Cadence RTL-to-GDS數位化全流程，優化其下一代12nm製程NAND儲存控制晶片。Cadence Cerebrus為生成式AI技術驅動的解決方案，協助群聯成功降低了 35%功耗及3%面積 |
|
Cadence AI驅動多物理場系統分析方案 助緯創資通加速產品開發 (2023.12.31)
益華電腦 (Cadence Design Systems, Inc.) 宣布，緯創資通採用了全新以AI驅動的電磁 (EM) 設計同步分析工作流程，包括Cadence Optimality智慧系統引擎與Cadence Clarity 3D 求解器，完成一項複雜的800G 網路交換器設計 |
|
修復高達95% Cadence推出生成式AI自動識別和解決EM-IR違規技術 (2023.11.16)
益華電腦(Cadence Design Systems, Inc.）宣布，推出新的 Cadence Voltus InsightAI，這是業界首款生成AI技術，可在設計過程早期自動識別 EM-IR 壓降違規的根本原因，因而可以最有效率的選擇並加以實現與修正來改善功率、效能和面積(PPA) |
|
瑞昱採用Cadence Tempus時序方案 完成N12製程晶片設計 (2023.11.08)
益華電腦(Cadence Design Systems, Inc.）宣布，全球頂尖的網路與多媒體晶片大廠瑞昱半導體成功使用Cadence Tempus時序解決方案，完成N12高效能CPU核心簽核任務，同時大幅提升功耗、效能和面積 (PPA) |
|
聯電與供應鏈夥伴啟動W2W 3D IC專案 因應邊緣AI成長動能 (2023.10.31)
聯華電子今(31)日宣佈，已與合作夥伴華邦電子、智原科技、日月光半導體和Cadence成立晶圓對晶圓（wafer-to-wafer；W2W）3D IC專案，協助客戶加速3D封裝產品的生產。此項合作案是利用矽堆疊技術，整合記憶體及處理器，提供一站式堆疊封裝平台，以因應AI從雲端運算延伸到邊緣運算趨勢下，對元件層面高效運算不斷增加的需求 |
|
普冉半導體與IAR合作 為嵌入式開發者帶來開發體驗 (2023.10.12)
IAR宣布與普冉半導體(Puya Semiconductor)正式合作。IAR Embedded Workbench for Arm將全面支援普冉半導體32位元Arm Cortex - M0+/M4系列微控制器。IAR將為普冉提供完整的開發工具支援，包括但不限於程式碼編輯、編譯、除錯等功能，使開發人員能充分發揮普冉MCU的潛力，高效快速推進專案，加速產品上市 |
|
英飛凌攜手群光電能提升氮化鎵PD3.1筆電電源供應器效能 (2023.08.17)
英飛凌科技（Infineon）透過運用氮化鎵（GaN）半導體賦予電源轉換器更高的效能、更精簡的體積以及更低的能耗。群光電能（Chicony Power）與英飛凌強化合作，提高其最新PD3.1筆記型電腦電源供應器系列的效能 |
|
英飛凌HYPERRAM 3.0記憶體搭配Autotalks第三代晶片組 賦能汽車V2X應用 (2023.07.03)
英飛凌科技和 Autotalks 宣佈，雙方將展開合作，共同為新一代V2X（車聯網）應用提供解決方案。英飛凌將在此次合作中提供車規級 HYPERRAM 3.0 記憶體，支援 Autotalks 的TEKTON3和SECTON3 V2X參考設計 |
|
Cadence推出Allegro X AI設計平台 縮短10倍PCB設計時間 (2023.04.13)
益華電腦 (Cadence Design Systems, Inc.) 宣布針，對新世代系統設計推出 Cadence Allegro X 人工智慧(AI) 技術。全新的AI技術不僅以Allegro X設計平台(Design Platform)為基礎，也可透過Allegro X存取，與手動進行的電路板設計相較下，大幅為PCB設計節省時間，佈局和繞線 (P&R) 的任務從幾天縮短到數分鐘，亦能產生同等或更高的設計成果 |
|
首屆香港國際創科展4月揭幕 展現創科發展樞紐活力 (2023.04.07)
創新科技在香港的發展藍圖擔當重要角色，尤其在智慧城市發展及應用方面的需求與日俱增，為科技產業及新創企業帶來更多的商機。由香港特別行政區政府和香港貿易發展局（簡稱香港貿發局）合辦的首屆「香港國際創科展（InnoEX）」將於4月隆重登場 |
|
科思創聚氨酯樹脂獲頒TUV萊茵認證 促太陽能產業落實淨零碳排 (2023.04.07)
雖然受惠於當今國際淨零碳排趨勢，有利於台灣及全球太陽光電產業持續發展，惟仍應避免未來若太陽能系統經過20年使用壽命淘汰之後，留下的龐大廢料恐釀成下一世代的排碳災難 |
|
戴爾深耕台灣35載 研發中心成立20年持續引領創新 (2023.03.23)
多雲與邊緣技術的日益發展，讓數據無所不在，預估至2025年，將有73.1 ZB的數據將會從聯網的IoT設備生成。數據不僅在數量上不斷增長，而且在價值上也不斷攀升。到2025年，90%的新企業應用將嵌入AI，企業必須透過不斷提升基礎架構技術及其用戶體驗，建立企業韌性，才能達到永續營運的目標 |
 |
電腦輔助設計超前增效減碳 (2023.02.22)
如今業界為了追求數位轉型，亟需CAD/CAM軟體提供大量數據及3D圖檔模型導入數位化流程，更快融入協同作業體系，串連產品設計到供應鏈規劃， |
|
達梭系統3DEXPERIENCE World 2023 加速推動ESG永續未來 (2023.02.14)
因2020年疫情爆發而睽違2年之後，達梭系統（Dassault Systemes）於今（2023）年2月12~15日選擇重回美國田納西州納許維爾（Nashville）市，舉辦「3DEXPERIENCE World 2023」更別具意義 |
|
聯電與Cadence共同開發3D-IC混合鍵合參考流程 (2023.02.01)
聯華電子與益華電腦（Cadence）於今（1）日共同宣布以Cadence Integrity 3D-IC平台為核心的3D-IC參考流程，已通過聯電晶片堆疊技術認證，助力產業加快上市時間。
聯電的混合鍵合解決方案可整合廣泛、跨製程的技術，支援邊緣人工智慧（AI）、影像處理和無線通訊等終端應用的開發 |
|
CEVA攜手Autotalks建立V2X解決方案 獲OEM用於車輛生產 (2023.01.10)
CEVA, Inc.宣佈V2X（Vehicle-to-Everything）通訊解決方案的全球領導者Autotalks已經獲得授權許可，在其第三代V2X晶片組TEKTON3和SECTON3中搭載使用CEVA-XC4500向量 DSP和CEVA-BX1純量DSP。
這是在接續Autotalks第二代晶片SECTON和CRATON2採用CEVA DSP之後，兩家公司的最新合作成果 |
|
Cadence與聯電共同開發認證的毫米波參考流程 (2022.11.30)
電子設計商益華電腦 (Cadence Design Systems, Inc.) 與聯電今(30)日宣布，雙方合作經認證的毫米波參考流程，成功協助亞洲射頻IP設計商聚睿電子(Gear Radio Electronics)，在聯電28HPC+ 製程技術以及Cadence射頻(RF)解決方案的架構下，達成低噪音放大器 (LNA) IC一次完成矽晶設計(first-pass silicon success) 的成果 |
|
Cadence：未來晶片設計是SiP的時代 多物理模擬是關鍵 (2022.09.01)
益華電腦（Cadence Design System）執行長Anirudh Devgan，今日(9/1)在台灣用戶大會「Cadence LIVE Taiwan」上指出，未來的晶片設計是SiP（系統級封裝）的時代，尤其是在小晶片（Chiplet）和3D IC問世之後，SiP將會是未來最重要的晶片製造技術 |
