 |
萊迪思FPGA助力聯想新一代網路邊緣AI體驗 (2022.01.06)
萊迪思半導體宣佈其CrossLink-NX FPGA和專為AI優化的軟體解決方案，將用於聯想最新的ThinkPad X1系列筆記型電腦中。全新的聯想ThinkPad產品系列採用萊迪思充分整合的客戶端硬體和軟體解決方案，能夠在不損失效能或電池使用時間的情況下提供優化的使用者體驗，包括沉浸式互動、更好的隱私保護和更高效的協作 |
|
安森美半導體與Pinnacle Imaging Systems合作推出全新HDR監控方案 (2018.11.07)
安森美半導體與HDR影像訊號處理器（ISP）和HDR影片方案開發商Pinnacle Imaging Systems，聯合推出全新、更低成本的HDR影片監控方案，能捕捉高對比度場景（120 dB），並具備1080p的解析度和每秒30幀的輸出 |
 |
運動控制同步更精準 (2016.04.29)
工業物聯網中，底層設備的感測、中層網路架構的傳輸穩定、後層管理分析平台的建置，三者同等重要，在中層路架構中，工業乙太網路近來技術逐漸成熟，包括運動控制在內的自動化設備，都已開始大量導入 |
|
美高森美與New Wave DV合作開發網路硬體和光纖通道IP核心 (2014.12.23)
新型安全性四埠網路 PMC/XMC卡和光纖通道IP核心結合SmartFusion2 SoC FPGA和 IGLOO2 FPGA器件，可加快廣泛應用的開發週期
美高森美公司（Microsemi）與New Wave Design & Verification（New Wave DV）合作為乙太網和光纖通道解決方案開發創新網路產品和IP核心 |
|
Altera量產低功耗28 nm FPGA 降低PCIe Gen2系統整體成本 (2013.04.10)
Altera公司今天宣佈，其28 nm Cyclone V GT FPGA全面通過了PCI Expres2.0規範的相容性測試。Cyclone V GT FPGA目前已經量產，是業界第一款實現了5 Gbps資料速率，並支援PCIe 2.0互通性的低成本、低功率消耗FPGA |
|
台積電：高效能行動GPU成先進製程推力 (2013.03.26)
隨著GPU日益成為影響下一代SoC面積、功率和效能的重要關鍵，以及設計人員可採用的先進矽晶製程選項越來越複雜，因此必須為設計流程和單元庫進行最佳化調校，才能使設計團隊在日趨縮短的時程內達成最佳的效能、功耗和晶片面積目標 |
|
Cadence 宣布收購IP商 Tensilica (2013.03.13)
電子業又有一起併購案，EDA大廠Cadence昨(3/12)宣佈，，以約3億8千萬美元的現金收購IP供應商Tensilica達成了一項最終協議。Cadence表示，Tensilica在行動無線、網絡基礎設施、汽車訊息娛樂和家庭應用等各方面，提供了針對優化嵌入式資料和訊號處理的可配置資料平面處理單元，這些技術將進一步擴展Cadence的IP產品組合 |
 |
Altera Quartus II軟體12.1版加速系統開發 (2012.11.21)
Altera公司昨日宣佈，推出Quartus II軟體12.1版——這一套最新版軟體透過繼續簡化硬體開發工作，來強化Quartus II軟體的高階設計環境，因此使用者可以從Altera元件廣泛的先進功能中獲得效益 |
|
賽靈思加速研發可信任系統 (2012.11.20)
賽靈思(Xilinx) 日前宣布推出多款解決方案，進一步擴展Zynq-7000 All Programmable SoC在信任系統中的應用，滿足系統對於安全性與可靠性的嚴苛要求。研發業者現在可取得關鍵的硬體與軟體技術，包括晶片內建解密、認證、ARM TrustZone架構、商用與開放原始碼hypervisor虛擬環境管理軟體、IP核心、以及開發板等資源 |
|
Altera最新IP核心產品，降低高性能40GbE/100GbE設計的複雜度 (2012.07.17)
Altera日前宣佈，推出40-Gbps乙太網路（40GbE）和100-Gbps乙太網路矽智財核心產品。這些核心能夠高效率的建構需要大傳輸量標準乙太網路連接的系統。媒體存取控制和實體編碼子層以及實體媒體附加子層IP核心符合IEEE 802.3ba-2010標準要求，降低了用戶在Altera 28-nm Stratix V FPGA和40-nm Stratix IV FPGA中整合40GbE和100GbE連接的設計複雜度 |
|
賽靈思推出PCI Express 3.0標準整合式模組解決方案 (2012.07.05)
賽靈思(Xilinx)日前宣佈針對採用Virtex-7現場可編程邏輯閘陣列整合式模組的設計推出全新解決方案；這款整合式模組可支援PCI Express 3.0 x8規格與DDR3外接式記憶體，為開發人員提供可立即著手設計支援PCI Express 3.0 相關設計所需之建置模組 |
|
Altera的Quartus II軟體編譯時間縮短了4倍；擴展支援28-nm FPGA (2012.06.13)
Altera日前發佈業界成熟可靠的最新版Quartus II開發軟體，這是一套對於FPGA設計，性能和效能在業界首屈一指的軟體。Quartus II軟體12.0版進一步提高使用者的效能和性能優勢，例如，對於高性能28-nm設計，編譯時間縮短了4倍 |
|
Xilinx推出Vivado設計套件 (2012.05.02)
美商賽靈思(Xilinx)日前發表Vivado 設計套件，這款以IP與系統為中心的全新設計環境，可為未來十年的“All Programmable”元件大大提升設計生產力。
Vivado設計套件不僅大幅加快可編程邏輯與IO的設計，並加速可編程系統整合和採用3D堆疊式矽晶互連技術的元件、ARM處理系統、類比混合訊號與大部分IP核心之建置 |
|
Altera攜手Eutecus 打造低成本FPGA視訊分析 (2012.04.17)
現今市場對於視訊分析要求越來越多，包括環境變化、規則增加、實時性的通報等，DSP已無法負荷太過複雜的演算。Altera今(17)日發布了採用FPGA架構的視訊分析解決方案，可同時分析四路D1 480/30fps(每秒幀數) |
|
Xilinx推出首款鎖定28奈米7系列FPGA平台方案 (2012.02.06)
美商賽靈思（Xilinx）近日宣布，推出首款鎖定28奈米7系列現場可編程邏輯閘陣列（FPGA）的目標設計平台方案，協助客戶加速其系統開發與整合作業。這款針對FPGA系統設計和整合的全新方案提供業者最完整的開發套件 |
|
CEVA DSP經認證可用於多碼串流解碼器內核 (2011.12.13)
CEVA日前宣佈，CEVA-TeakLite-III DSP成為通過Dolby認證且可應用於MS11多碼串流解碼器的IP內核。MS11多碼串流解碼器是最新的Dolby音訊技術，能夠在家庭娛樂產品中實現全球的多格式內容播放 |
 |
高級加密標準 / Rijndael演算法 IP 內核-高級加密標準 / Rijndael演算法 IP 內核 1.1 (2011.06.03)
高級加密標準 / Rijndael演算法 IP 內核 |
|
設計，實施和評價一個 MIPS IP 核心的 Altera SOPC 設立者-設計，實施和評價一個 MIPS IP 核心的 Altera SOPC 設立者 (2011.06.02)
設計，實施和評價一個 MIPS IP 核心的 Altera SOPC 設立者 |
|
萊迪思新款PLD 小兵立大功 (2011.05.10)
可編程邏輯元件的市場機會正在不斷浮出水面！有鑒於ASIC在出廠前決定內部的電路，出廠後就無法改變；不斷精進的半導體製程對於晶片需求少量多樣的業者來說，開發ASIC已經成為沉重的負擔 |
|
XILINX針對廣播電視業推新IP與特定設計平台方案 (2011.04.29)
美商賽靈思（Xilinx）於日前宣布，已在2011年美國廣播電視設備大展（NAB）中展示其廣播即時視訊引擎特定設計平台，並發表全新SMPTE2022 IP核心。該核心將可協助業者加速開發可處理高畫質影片，並具備能以10 Gbps速度透過IP網路協定來傳輸影片 |
