 |
群聯採Cadence Cerebrus AI驅動晶片最佳化工具 加速產品開發 (2024.01.31)
群聯電子日前已成功採用Cadence Cerebrus智慧晶片設計工具(Intelligent Chip Explorer)和完整的Cadence RTL-to-GDS數位化全流程，優化其下一代12nm製程NAND儲存控制晶片。Cadence Cerebrus為生成式AI技術驅動的解決方案，協助群聯成功降低了 35%功耗及3%面積 |
|
Cadence數位與客製/類比流程 獲台積電N4P和N3E製程技術認證 (2022.11.03)
益華電腦(Cadence Design Systems, Inc.)宣布，Cadence數位與客製/類比設計流程，通過台積電N4P與N3E製程認證，支持最新的設計規則手冊(DRM)與FINFLEX技術。Cadenc為台積電N4P和 N3E 製程提供了相應的製程設計套件 (PDK)，以加速先進製程行動、人工智慧和超大規模運算的設計創新 |
 |
利用類神經網路進行ADC錯誤的後校正 (2021.12.21)
在NXP的Eindhoven總部，採用以MATLAB和深度學習工具箱（Deep Learning Toolbox）設計、訓練的類神經網路來對ADC錯誤進行後校正，進而瞭解ASIC在正常操作條件下消耗的功率狀況。 |
|
Cadence數位、客製與類比流程 獲台積電3奈米和4奈米製程認證 (2021.11.11)
Cadence Design Systems, Inc.宣布，其數位和客製/類比流程已獲得台積電 N3 和 N4 製程技術的認證，以支持最新的設計規則手冊 (DRM)。Cadence 和台積電雙方持續的合作，為台積電 N3 和 N4 製程提供了相應的製程設計套件 (PDK)，以加速行動、人工智慧和超大規模運算的創新 |
|
Cadence推出機器學習為基礎的Cerebrus工具 提升10倍生產力 (2021.07.23)
Cadence Design Systems, Inc.(益華電腦)今天宣布推出 Cadence Cerebrus 智慧晶片設計工具 (Cadence Cerebrus Intelligent Chip Explorer)，這是一款以機器學習為技術基礎所開發的新型工具，可實現數位晶片設計自動化和規模化，讓客戶能夠更快速地達到客製化晶片設計的目標 |
|
Cadence與聯電合作開發22ULP/ULL製程認證 加速5G與車用設計 (2021.07.13)
聯華電子今日宣布，Cadence優化的數位全流程，已獲得聯華電子22 奈米超低功耗 (ULP) 與 22 奈米超低漏電 (ULL) 製程技術認證，以加速消費、5G 和汽車應用設計。該流程結合了用於超低功耗設計的領先設計實現和簽核技術，協助共同客戶完成高品質的設計並實現更快的晶片設計定案 (tapeout) 流程 |
|
Cadence獲2020年四項台積電開放創新平台合作夥伴大獎 (2020.11.04)
益華電腦(Cadence Design Systems, Inc.) 宣布，其因矽智財與電子設計自動化解決方案，榮獲台積電頒發四項開放創新平台 (OIP) 年度合作夥伴大獎。Cadence因與台積電共同開發3奈米設計架構、三維積體電路(3DIC)設計生產解決方案、以及雲端時序簽核設計解決方案與數位訊號處理器(DSP)矽智財而獲認可表彰 |
|
Cadence數位與客製/類比EDA流程 獲台積電N6及N5製程認證 (2020.06.08)
全球電子設計廠商益華電腦(Cadence Design Systems, Inc.)宣佈，為台積電N6及N5製程技術提供優化結果，增強其數位全流程及客製/類比工具套裝。Cadence工具套裝運用於台積電最新N6及N5製程技術，已通過台積電設計規則手冊(DRM)及SPICE模型認證 |
|
Cadence為Arm CPU行動裝置開發 強化數位流程及驗證套件 (2020.06.02)
電子設計商益華電腦(Cadence Design Systems, Inc.)宣布擴大與Arm的長期合作關係，強化以Arm Cortex- A78和Cortex-X1 CPU為設計基礎的行動裝置開發。為了推動Cortex-A78和Cortex-X1的採用，Cadence提供了全面的數位化全流程快速採用套件（RAK），幫助客戶在功耗、性能和面積（PPA）上進行最佳化，並提高整體設計生產力 |
|
Cadence發表iSpatial技術與新數位流程 提升晶片PPA目標 (2020.04.23)
為因應更趨複雜的晶片設計與先進製程需求，電子設計自動化（EDA）方案供應商益華電腦（Cadence Design Systems）宣布，推出全新的數位全流程，結合新推出的iSpatial技術與機器學習（ML）功能，能大幅縮短整體晶片開發的時間，同時更進一步提升晶片本身的PPA（效能、電耗、面積）結果 |
|
Cadence優化數位全流程 提供達3倍的生產力並提升結果品質 (2020.03.18)
益華電腦(Cadence Design Systems)宣布，推出全新的數位全流程，該流程經數百個先進製程設計定案所驗證，可進一步優化包括汽車、行動、網路、高效能運算及人工智慧（AI）等各種應用領域的功耗、效能及面積（PPA）結果．該流程具有包括統一佈局、物理優化引擎以及機器學習（ML）能力等多種業界領先的特色 |
|
Cadence獲得台積公司7nm製程技術認證 (2017.04.06)
Cadence已就採用7nm製程節點的旗艦DDR4 PHY成功下線，並持續為台積公司7nm製程開發完整設計IP組合
益華電腦(Cadence)宣佈與台積公司(TSMC)取得多項合作成果，進一步強化針對行動應用與高效能運算(HPC)平台上7nm FinFET設計創新 |
|
伊頓和Nissan簽屬MOU 開發儲能與控制系統 (2016.09.26)
全球動力管理專家伊頓和汽車製造廠商Nissan日前宣佈簽屬合作協議，運用雙方的專業經驗與工業資產共同推動儲能與控制系統的開發、工業化以及商業化的可能性。雙方合作項目包括共同研發、概念驗證與商業模式，以打造商業可行的儲能與控制應用 |
|
CDNLIVE 2015 會後報導 (2015.09.11)
如果說2014年是Cadence轉型成功的一年，
那麼2015年應該可以說是擴大戰果的一年，
業界菁英共襄盛舉CDNLIVE，一起轉動新未來。 |
|
各路3D顯示技術卡位 市場何在？ (2013.01.04)
3D顯示技術已愈來愈普及，許多人可以在電影院觀賞3D電影，可以在家電賣場看到3D電視展示，可以看到掌上型3D電玩遊戲機等。
不過，要達到3D顯示效果，可以實現的技術相當多樣，不同的技術有不同的優缺點，也獲得不同業者的表態支持，更重要的是，技術的特性差異也影響到使用情境及推行策略 |
|
[評析]宏碁，其實你不應該生氣 (2012.09.07)
微軟決定自己要賣平板電腦surface，因此惹火了一票電腦商，其中最生氣的就屬宏碁了，不僅公開呼籲希望微軟「回頭是岸」，不要壞了多年好哥們的關係，甚至還一度揚言將退出Windows 8 RT版的開發計畫，可見宏碁對於微軟surface可能帶來的影響相當忌憚 |
 |
富士通解碼器處理器通過NAGRA內建安全技術認證 (2011.10.28)
富士通昨（27）日宣佈，其具備先進安全架構的HDTV多重解碼器處理器MB86H611（屬MB86H61系列產品之一）已成功通過NAGRA的晶片內建安全技術認證。NAGRA是先進內容保護與多螢幕使用體驗解決方案供應商 |
|
Pantech取得高智發明專利授權 (2011.10.18)
泛泰有限公司（Pantech）與高智發明 (Intellectual Ventures, IV®) 今日宣布雙方已簽屬一份授權合約，Pantech取得一部份高智發明所擁有的專利使用權；包含高智發明旗下豐富的專利組合，涵蓋超過 50 個科技領域與超過 35,000 筆智慧財產 |
 |
OpenGI是一款平台獨立的 C-library 參數三角網格工具,從這個參數創建幾何圖像。-OpenGI (2011.02.03)
OpenGI是一款平台獨立的 C-library 參數三角網格工具,從這個參數創建幾何圖像。 |
|
日立數據系統宣佈儲存容量回收再利用保證計畫 (2010.02.01)
日立（Hitachi）旗下100%自屬的子公司，日立數據系統（Hitachi Data Systems；HDS），宣佈推出回收儲存容量的保證（Storage Capacity Reclamation Guarantee）計畫 ， 運用日立虛擬化技術，可將客戶的儲存容量需求減少50%以上 |
