 |
西門子Veloce CS新品協助硬體加速模擬和原型驗證 (2024.04.23)
西門子數位化工業軟體發佈 Veloce CS 硬體輔助驗證及確認系統。此系統為電子設計自動化（EDA）產業首創，整合硬體模擬、企業原型驗證和軟體原型驗證，並採用兩個先進的積體電路（IC）：用於硬體模擬的西門子專用型 Crystal 加速器晶片；以及用於企業和軟體原型驗證的 AMD Versal Premium VP1902 FPGA 自適應 SoC |
|
艾飛思測試實驗室導入安立知光壓力自動驗證系統 (2023.12.14)
Anritsu 安立知宣佈，iPassLabs 艾飛思測試實驗室導入其 MP1900A 光壓力自動驗證系統 (Optical Stress Receive System，OSRS)，提供符合 IEEE802.3 400G/800G 標準之驗證環境。iPassLabs 將藉此系統支援客戶 400G/800GE 光收發模組與交換機驗證服務，進行接收端靈敏度、抖動容忍度及合規驗證，為 800GE 系統與元件開發提供準確接收測試方案 |
|
修復高達95% Cadence推出生成式AI自動識別和解決EM-IR違規技術 (2023.11.16)
益華電腦(Cadence Design Systems, Inc.）宣布，推出新的 Cadence Voltus InsightAI，這是業界首款生成AI技術，可在設計過程早期自動識別 EM-IR 壓降違規的根本原因，因而可以最有效率的選擇並加以實現與修正來改善功率、效能和面積(PPA) |
|
淨零轉型再添實績 工研院助仁儀建置CO2捕獲與再利用驗證場域 (2023.11.09)
在經濟部產業技術司科技專案計畫補助下，工研院與仁儀公司建置二氧化碳（CO2）捕獲及再利用示範驗證場域，進行碳循環再利用技術驗證，將產業界排放的CO2做為原料並轉化應用發電 |
 |
全面防護的信任區 —— 探索 ARM® TrustZone® (2023.09.25)
ARM® TrustZone®— 硬體的安全解決方案，提供了一個基於硬體的安全執行環境。您可以在整合TrustZone的微處理器（MPU）或微控制器（MCU）平台上，建立普通世界（Normal World）和安全世界（Secure World）兩個虛擬並且完全隔離的執行環境 |
|
Cadence與聯電共同開發認證的毫米波參考流程 (2022.11.30)
電子設計商益華電腦 (Cadence Design Systems, Inc.) 與聯電今(30)日宣布，雙方合作經認證的毫米波參考流程，成功協助亞洲射頻IP設計商聚睿電子(Gear Radio Electronics)，在聯電28HPC+ 製程技術以及Cadence射頻(RF)解決方案的架構下，達成低噪音放大器 (LNA) IC一次完成矽晶設計(first-pass silicon success) 的成果 |
|
Anritsu攜手臺大開發RIN 為VCSEL發展提供自動測試方案 (2022.11.08)
Anritsu安立知，宣佈國立臺灣大學光電工程學研究所採用Anritsu安立知領先市場的MS2850A系列的頻譜分析儀/訊號分析儀平台，成功應用於垂直共振腔面射型雷射（Vertical-Cavity Surface-Emitting Laser；VCSEL）測試 |
|
Cadence數位與客製/類比流程 獲台積電N4P和N3E製程技術認證 (2022.11.03)
益華電腦(Cadence Design Systems, Inc.)宣布，Cadence數位與客製/類比設計流程，通過台積電N4P與N3E製程認證，支持最新的設計規則手冊(DRM)與FINFLEX技術。Cadenc為台積電N4P和 N3E 製程提供了相應的製程設計套件 (PDK)，以加速先進製程行動、人工智慧和超大規模運算的設計創新 |
|
西門子調查：過去10年EDA複合年成長率為9% 從三面向助數位轉型 (2022.06.21)
疫情帶動數位經濟的崛起，加速各產業的科技創新與數位化進程，而半導體作為數位化的核心材料，在驅動雲端、物聯網、5G等創新應用中起到關鍵作用。
根據VLSI Research |
|
艾邁斯歐司朗ICARUS概念驗證系統 支援駕駛狀態監測功能 (2022.05.30)
艾邁斯歐司朗近日發佈了ICARUS概念驗證系統，展示了駕駛狀態監測系統（DMS）設計升級方案，以支援擴增實境型抬頭顯示（AR-HuD）、駕駛身份驗證、先進駕駛疲勞偵測等高價值的新興功能 |
|
宇瞻推出JEDEC量產版本DDR5工業級記憶體 加速工控應用落地 (2022.04.26)
Apacer宇瞻科技投入DDR5技術研發有成，率先推出JEDEC Raw Card Revision 1.0量產版本DDR5 UDIMM、SODIMM、RDIMM、ECC UDIMM與ECC SODIMM工業級記憶體，成為首家具備DDR5量產版製造能力的記憶體模組廠商 |
|
MEC170x/MEC172x的信任根及安全啟動 (2022.03.28)
在這個對計算系統進行高度網路攻擊的時代，開發安全系統具有迫切的需求。為了協助 OEM 和元件供應商在計算系統中實施更強的安全性，美國國家標準與技術研究院 （NIST） 特別出版 NIST 800-193（平台韌體復原指南） |
|
使用深度學習進行海上雷達資料品質管控自動化 (2022.03.21)
本文說明Miros公司設計的一套Wavex感測器系統，如何精準測量波浪、洋流、以及對水航速，並使用深度學習網路來自動辨識測量下取得的雷達資料，進一步提升Wavex系統的表現與可靠度 |
|
加速啟動呼吸監測技術 引進智慧穿戴新未來 (2021.10.07)
愛美科提出監測呼吸系統健康狀況的一套新方法，不僅對病患更為友善，還能實現持續性的長期運作，協助診斷或追蹤例如慢性阻塞性肺病、氣喘、肺纖維化等疾病。 |
|
虎尾科大攜手華電聯網 打造全台首個5G智慧校園應用實證場域 (2021.08.26)
華電聯今日宣布，率先合作國立虎尾科技大學，全方位落實及升級5G智慧校園應用場域實證環境，除建置5G專網設備，華電聯網更進一步偕同虎尾科大取得NCC的5G實驗與專網使用執照，成功打造台灣第一個5G智慧校園多元應用實證環境，加速虎尾科大在5G、AI等智慧應用的研發、技術專利布局與5G產學合作機會，創造多贏綜效 |
|
Cadence推出機器學習為基礎的Cerebrus工具 提升10倍生產力 (2021.07.23)
Cadence Design Systems, Inc.(益華電腦)今天宣布推出 Cadence Cerebrus 智慧晶片設計工具 (Cadence Cerebrus Intelligent Chip Explorer)，這是一款以機器學習為技術基礎所開發的新型工具，可實現數位晶片設計自動化和規模化，讓客戶能夠更快速地達到客製化晶片設計的目標 |
|
Cadence與聯電合作開發22ULP/ULL製程認證 加速5G與車用設計 (2021.07.13)
聯華電子今日宣布，Cadence優化的數位全流程，已獲得聯華電子22 奈米超低功耗 (ULP) 與 22 奈米超低漏電 (ULL) 製程技術認證，以加速消費、5G 和汽車應用設計。該流程結合了用於超低功耗設計的領先設計實現和簽核技術，協助共同客戶完成高品質的設計並實現更快的晶片設計定案 (tapeout) 流程 |
|
西門子收購PRO DESIGN旗下proFPGA 擴展IC驗證產品組合 (2021.06.16)
西門子數位化工業軟體，與總部位於德國的 PRO DESIGN Electronic 公司簽署協議，收購其具備 FPGA 桌面原型驗證技術的 proFPGA 產品系列。
此前西門子已與 PRO DESIGN 建立了 OEM 關係，將 proFPGA 技術納入西門子 Xcelerator 產品組合，作為其 EDA IC 驗證產品套件的一部分 |
|
NEC為沖繩那霸機場提供臉部辨識通關系統 (2021.05.27)
NEC集團為日本沖繩最繁忙的那霸機場提供支援臉部辨識的電子通關系統。目前，日本新千歲機場、成田國際機場、最繁忙的羽田機場、中部國際機場、關西國際機場與福岡機場等六大機場皆已部署此套系統(依日本財務省東京關稅局列的順序) |
|
Cadence新一代矽前硬體除錯平台與軟體驗證系統 提升1.5倍效能 (2021.04.06)
電子設計大廠益華電腦(Cadence Design Systems, Inc.)發表新一代Cadence Palladium Z2硬體驗證模擬平台與原型驗證系統Protium X2，以應對爆炸性增長的系統設計複雜性和上市時間的壓力 |
