 |
科林研發推出Lam Cryo 3.0低溫蝕刻技術 加速3D NAND在AI時代的微縮 (2024.08.06)
Lam Research 科林研發推出 Lam Cryo 3.0，這是該公司經過生產驗證的第三代低溫介電層蝕刻技術，擴大了在 3D NAND 快閃記憶體蝕刻領域的領先地位。隨著生成式人工智慧（AI）的普及不斷推動更大容量和更高效能記憶體的需求，Lam Cryo 3.0 為未來先進 3D NAND 的製造提供了至關重要的蝕刻能力 |
|
Lam Research以Lam Cryo 3.0 低溫蝕刻技術加速實現3D NAND目標 (2024.08.06)
隨著生成式人工智慧（AI）普及推升更大容量和更高效能記憶體的需求，Lam Research科林研發推出第三代低溫介電層蝕刻技術Lam Cryo 3.0，已經過生產驗證，擴大在3D NAND快閃記憶體蝕刻領域的地位 |
|
imec展示單片式CFET功能元件 成功垂直堆疊金屬接點 (2024.06.21)
於本周舉行的2024年IEEE國際超大型積體電路技術研討會（VLSI Symposium）上，比利時微電子研究中心（imec）首次展示了具備電性功能的CMOS互補式場效電晶體（CFET）元件，該元件包含採用垂直堆疊技術形成的底層與頂層源極／汲極金屬接點（contact） |
|
鎖定5G先進基地台及行動裝置應用 imec展示高效能矽基氮化鎵 (2023.12.14)
於本周舉行的2023年IEEE國際電子會議（IEDM）上，比利時微電子研究中心（imec）發表了在8吋矽晶圓上製造的氮化鋁（AlN）／氮化鎵（GaN）金屬—絕緣體—半導體（MIS）高電子遷移率電晶體（HEMT），該元件能在28GHz的操作頻率下展現高輸出功率及能源效率 |
|
應材創新混合鍵合與矽穿孔技術 精進異質晶片整合能力 (2023.07.13)
面對當前國際半導體市場競爭加劇，應用材料公司也趁勢推出新式材料、技術和系統，將協助晶片製造商運用混合鍵合（hybrid bonding）及矽穿孔（TSV）技術，將小晶片整合至先進2.5D和3D封裝中，既提高其效能和可靠性，也擴大了應材在異質整合（heterogeneous integration, HI）領域領先業界的技術範疇 |
 |
創新SOT-MRAM架構 提升新一代底層快取密度 (2023.04.17)
要將自旋軌道力矩磁阻式隨機存取記憶體（SOT-MRAM）用來作為底層快取（LLC），目前面臨了三項挑戰；imec在2022年IEEE國際電子會議（IEDM）上提出一套創新的SOT-MRAM架構，能夠一次解決這些挑戰 |
|
非銅金屬半鑲嵌製程 實現窄間距雙層結構互連 (2022.08.05)
imec展示全球首次實驗示範採用18nm導線間距的雙金屬層半鑲嵌模組，強調窄間距自對準通孔的重要性，同時分析並公開該模組的關鍵性能參數，包含通孔與導線的電阻與可靠度 |
|
關於台積電的2奈米製程，我們該注意什麼？ (2022.07.29)
台積在6月底正式宣布了他們的2nm技術藍圖，有什麼重要性？又會帶出哪些半導體製造技術的風向球？本文就從技術演進，以及市場競爭與成本的角度來切入分析。 |
|
新一代單片式整合氮化鎵晶片 (2022.05.05)
氮化鎵或氮化鋁鎵（AlGaN）的複合材料能提供更高的電子遷移率與臨界電場，結合HEMT的電晶體結構，就能打造新一代的元件與晶片。 |
|
評比奈米片、叉型片與CFET架構 (2022.04.21)
imec將於本文回顧奈米片電晶體的早期發展歷程，並展望其新世代架構，包含叉型片（forksheet）與互補式場效電晶體（CFET）。 |
|
科林研發打造革命性新蝕刻技術 推動下一代3D記憶體製造 (2021.01.29)
晶片製造商為智慧型手機、繪圖卡、和固態硬碟等應用所建構的3D 記憶體元件，促使業界持續透過垂直增加元件尺寸和橫向減小關鍵尺寸（CD）來降低每世代製程節點間的單位位元成本 |
|
邁向1nm世代的前、中、後段製程技術進展 (2020.12.08)
為了實現1nm技術節點與延續摩爾定律，本文介紹前、中、後段製程的新興技術與材料開發，並提供更多在未來發展上的創新可能。 |
|
3D FeFET角逐記憶體市場 (2019.11.25)
愛美科技術總監Jan Van Houdt解釋FeFET運作機制，以及預測這項令人振奮的「新選手」會怎樣融入下一代記憶體的發展藍圖。 |
|
支援系統-技術偕同最佳化的3D技術工具箱 (2019.08.19)
系統-技術偕同最佳化（TCO）—透過3D整合技術支援—被視為延續微縮技術發展之路的下一個「開關」。 |
|
電源相關應用中的電容選擇 (2018.05.28)
雖然電容之類型並沒有太大改變，但是當下卻有許多新的電源領域應用不斷出現，如替代能源、電動車（EV）、能源儲存等，這些領域都需要電容。本文將比較各種技術並討論一些用例 |
|
在線量測針對表徵和控制晶圓接合極度薄化 (2017.10.17)
對於3D-SOC整合技術方案，當Si減薄至5μm以下時會出現多種挑戰，因而需要不同的測量技術來表徵整個晶圓的最終Si厚度。本文介紹在極度晶圓薄化製程的探索和開發過程中所使用的在線量測方法 |
|
EVG突破半導體先進封裝光罩對準曝光機精準度 (2017.03.13)
微機電系統(MEMS)、奈米科技、半導體晶圓接合暨微影技術設備廠商EV Group (EVG)推出IQ Aligner NT，為量產型先進封裝應用提供先進的自動化光罩對準曝光系統。全新IQ Aligner NT內含高強度及高均勻度曝光元件、新型晶圓處理硬體、支援全域多點對準的8吋(200mm)和12吋(300mm)晶圓覆蓋以及最佳化的工具軟體 |
|
先進節點化學機械研磨液優化 (2017.01.12)
在先進的前段製程中將有不同材料層的組合（如氧化物、氮化物和多晶矽），各材料都需要研磨，各層分別要求不同的研磨率、選擇比和嚴格的製程控制。多樣化需求需要新的研磨液配方 |
|
瑞薩與台積電合作開發車用28奈米MCU (2016.09.01)
瑞薩電子與台積公司合作開發28奈米嵌入式快閃記憶體(eFlash)製程技術，以生產支援新世代環保汽車與自動駕駛車的微控制器(MCU)。採用此全新28奈米製程技術生產的車用MCU預計於2017年提供樣品，2020年開始量產 |
 |
陶氏發表OPTIPLANE先進半導體製造化學機械研磨液平台 (2016.08.02)
陶氏電子材料是陶氏化學公司（DOW）的一個事業部，推出 OPTIPLANE化學機械研磨液 (CMP) 平台。OPTIPLANE 研磨液系列的開發是為了滿足客戶對先進半導體研磨液的需求：能以有競爭力的成本，符合減少缺陷的要求和更嚴格的規格，適合用來製造新一代先進半導體裝置 |
